Tom Rini
6 years ago
commit
b2f90c461e
@ -0,0 +1,16 @@ |
||||
// SPDX-License-Identifier: GPL-2.0+ |
||||
/* |
||||
* Copyright 2018 NXP |
||||
*/ |
||||
|
||||
&qspi1 { |
||||
num-cs = <2>; |
||||
|
||||
flash0: n25q256a@0 { |
||||
compatible = "spi-flash"; |
||||
}; |
||||
|
||||
flash1: n25q256a@1 { |
||||
compatible = "spi-flash"; |
||||
}; |
||||
}; |
||||
@ -0,0 +1,16 @@ |
||||
// SPDX-License-Identifier: GPL-2.0+ |
||||
/* |
||||
* Copyright 2018 NXP |
||||
*/ |
||||
|
||||
&qspi2 { |
||||
num-cs = <2>; |
||||
|
||||
flash0: n25q256a@0 { |
||||
compatible = "spi-flash"; |
||||
}; |
||||
|
||||
flash1: n25q256a@1 { |
||||
compatible = "spi-flash"; |
||||
}; |
||||
}; |
||||
@ -0,0 +1,10 @@ |
||||
// SPDX-License-Identifier: GPL-2.0+ |
||||
/* |
||||
* Copyright 2018 NXP |
||||
*/ |
||||
|
||||
&qspi { |
||||
flash0: n25q256a@0 { |
||||
compatible = "spi-flash"; |
||||
}; |
||||
}; |
||||
@ -0,0 +1,427 @@ |
||||
// SPDX-License-Identifier: GPL-2.0+ |
||||
/* |
||||
* Copyright (C) 2015 Freescale Semiconductor, Inc. |
||||
* Copyright 2017-2018 NXP |
||||
*/ |
||||
|
||||
/dts-v1/; |
||||
|
||||
#include "imx6ul.dtsi" |
||||
|
||||
/ { |
||||
model = "Freescale i.MX6 UltraLite 14x14 EVK Board"; |
||||
compatible = "fsl,imx6ul-14x14-evk", "fsl,imx6ul"; |
||||
|
||||
aliases { |
||||
spi5 = &soft_spi; |
||||
}; |
||||
|
||||
chosen { |
||||
stdout-path = &uart1; |
||||
}; |
||||
|
||||
memory { |
||||
reg = <0x80000000 0x20000000>; |
||||
}; |
||||
|
||||
regulators { |
||||
compatible = "simple-bus"; |
||||
#address-cells = <1>; |
||||
#size-cells = <0>; |
||||
|
||||
reg_sd1_vmmc: regulator@1 { |
||||
compatible = "regulator-fixed"; |
||||
regulator-name = "VSD_3V3"; |
||||
regulator-min-microvolt = <3300000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
gpio = <&gpio1 9 GPIO_ACTIVE_HIGH>; |
||||
off-on-delay = <20000>; |
||||
enable-active-high; |
||||
}; |
||||
|
||||
reg_can_3v3: regulator@0 { |
||||
compatible = "regulator-fixed"; |
||||
reg = <0>; |
||||
regulator-name = "can-3v3"; |
||||
regulator-min-microvolt = <3300000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
gpios = <&gpio_spi 3 GPIO_ACTIVE_LOW>; |
||||
}; |
||||
|
||||
reg_gpio_dvfs: regulator-gpio { |
||||
compatible = "regulator-gpio"; |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_dvfs>; |
||||
regulator-min-microvolt = <1300000>; |
||||
regulator-max-microvolt = <1400000>; |
||||
regulator-name = "gpio_dvfs"; |
||||
regulator-type = "voltage"; |
||||
gpios = <&gpio5 3 GPIO_ACTIVE_HIGH>; |
||||
states = <1300000 0x1 1400000 0x0>; |
||||
}; |
||||
}; |
||||
|
||||
soft_spi: soft-spi { |
||||
compatible = "spi-gpio"; |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_spi4>; |
||||
pinctrl-assert-gpios = <&gpio5 8 GPIO_ACTIVE_LOW>; |
||||
status = "okay"; |
||||
gpio-sck = <&gpio5 11 0>; |
||||
gpio-mosi = <&gpio5 10 0>; |
||||
cs-gpios = <&gpio5 7 0>; |
||||
num-chipselects = <1>; |
||||
#address-cells = <1>; |
||||
#size-cells = <0>; |
||||
|
||||
gpio_spi: gpio_spi@0 { |
||||
compatible = "fairchild,74hc595"; |
||||
gpio-controller; |
||||
#gpio-cells = <2>; |
||||
reg = <0>; |
||||
registers-number = <1>; |
||||
registers-default = /bits/ 8 <0x57>; |
||||
spi-max-frequency = <100000>; |
||||
}; |
||||
}; |
||||
}; |
||||
|
||||
&fec1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_enet1>; |
||||
phy-mode = "rmii"; |
||||
phy-handle = <ðphy0>; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&fec2 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_enet2>; |
||||
phy-mode = "rmii"; |
||||
phy-handle = <ðphy1>; |
||||
status = "okay"; |
||||
|
||||
mdio { |
||||
#address-cells = <1>; |
||||
#size-cells = <0>; |
||||
|
||||
ethphy0: ethernet-phy@2 { |
||||
compatible = "ethernet-phy-ieee802.3-c22"; |
||||
reg = <2>; |
||||
}; |
||||
|
||||
ethphy1: ethernet-phy@1 { |
||||
compatible = "ethernet-phy-ieee802.3-c22"; |
||||
reg = <1>; |
||||
}; |
||||
}; |
||||
}; |
||||
|
||||
&i2c1 { |
||||
clock-frequency = <100000>; |
||||
pinctrl-names = "default", "gpio"; |
||||
pinctrl-0 = <&pinctrl_i2c1>; |
||||
pinctrl-1 = <&pinctrl_i2c1_gpio>; |
||||
scl-gpios = <&gpio1 28 GPIO_ACTIVE_HIGH>; |
||||
sda-gpios = <&gpio1 29 GPIO_ACTIVE_HIGH>; |
||||
status = "okay"; |
||||
|
||||
mag3110@0e { |
||||
compatible = "fsl,mag3110"; |
||||
reg = <0x0e>; |
||||
position = <2>; |
||||
}; |
||||
|
||||
fxls8471@1e { |
||||
compatible = "fsl,fxls8471"; |
||||
reg = <0x1e>; |
||||
position = <0>; |
||||
interrupt-parent = <&gpio5>; |
||||
interrupts = <0 8>; |
||||
}; |
||||
}; |
||||
|
||||
&i2c2 { |
||||
clock_frequency = <100000>; |
||||
pinctrl-names = "default", "gpio"; |
||||
pinctrl-0 = <&pinctrl_i2c2>; |
||||
pinctrl-1 = <&pinctrl_i2c2_gpio>; |
||||
scl-gpios = <&gpio1 30 GPIO_ACTIVE_HIGH>; |
||||
sda-gpios = <&gpio1 31 GPIO_ACTIVE_HIGH>; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&iomuxc { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_hog_1>; |
||||
imx6ul-evk { |
||||
pinctrl_hog_1: hoggrp-1 { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART1_RTS_B__GPIO1_IO19 0x17059 /* SD1 CD */ |
||||
MX6UL_PAD_GPIO1_IO05__USDHC1_VSELECT 0x17059 /* SD1 VSELECT */ |
||||
MX6UL_PAD_GPIO1_IO09__GPIO1_IO09 0x17059 /* SD1 RESET */ |
||||
MX6UL_PAD_SNVS_TAMPER0__GPIO5_IO00 0x80000000 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_dvfs: dvfsgrp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_SNVS_TAMPER3__GPIO5_IO03 0x79 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_enet1: enet1grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_ENET1_RX_EN__ENET1_RX_EN 0x1b0b0 |
||||
MX6UL_PAD_ENET1_RX_ER__ENET1_RX_ER 0x1b0b0 |
||||
MX6UL_PAD_ENET1_RX_DATA0__ENET1_RDATA00 0x1b0b0 |
||||
MX6UL_PAD_ENET1_RX_DATA1__ENET1_RDATA01 0x1b0b0 |
||||
MX6UL_PAD_ENET1_TX_EN__ENET1_TX_EN 0x1b0b0 |
||||
MX6UL_PAD_ENET1_TX_DATA0__ENET1_TDATA00 0x1b0b0 |
||||
MX6UL_PAD_ENET1_TX_DATA1__ENET1_TDATA01 0x1b0b0 |
||||
MX6UL_PAD_ENET1_TX_CLK__ENET1_REF_CLK1 0x4001b031 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_enet2: enet2grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_GPIO1_IO07__ENET2_MDC 0x1b0b0 |
||||
MX6UL_PAD_GPIO1_IO06__ENET2_MDIO 0x1b0b0 |
||||
MX6UL_PAD_ENET2_RX_EN__ENET2_RX_EN 0x1b0b0 |
||||
MX6UL_PAD_ENET2_RX_ER__ENET2_RX_ER 0x1b0b0 |
||||
MX6UL_PAD_ENET2_RX_DATA0__ENET2_RDATA00 0x1b0b0 |
||||
MX6UL_PAD_ENET2_RX_DATA1__ENET2_RDATA01 0x1b0b0 |
||||
MX6UL_PAD_ENET2_TX_EN__ENET2_TX_EN 0x1b0b0 |
||||
MX6UL_PAD_ENET2_TX_DATA0__ENET2_TDATA00 0x1b0b0 |
||||
MX6UL_PAD_ENET2_TX_DATA1__ENET2_TDATA01 0x1b0b0 |
||||
MX6UL_PAD_ENET2_TX_CLK__ENET2_REF_CLK2 0x4001b031 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_i2c1: i2c1grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART4_TX_DATA__I2C1_SCL 0x4001b8b0 |
||||
MX6UL_PAD_UART4_RX_DATA__I2C1_SDA 0x4001b8b0 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_i2c1_gpio: i2c1grp_gpio { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART4_TX_DATA__GPIO1_IO28 0x1b8b0 |
||||
MX6UL_PAD_UART4_RX_DATA__GPIO1_IO29 0x1b8b0 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_i2c2: i2c2grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART5_TX_DATA__I2C2_SCL 0x4001b8b0 |
||||
MX6UL_PAD_UART5_RX_DATA__I2C2_SDA 0x4001b8b0 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_i2c2_gpio: i2c2grp_gpio { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART5_TX_DATA__GPIO1_IO30 0x1b8b0 |
||||
MX6UL_PAD_UART5_RX_DATA__GPIO1_IO31 0x1b8b0 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_qspi: qspigrp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_NAND_WP_B__QSPI_A_SCLK 0x70a1 |
||||
MX6UL_PAD_NAND_READY_B__QSPI_A_DATA00 0x70a1 |
||||
MX6UL_PAD_NAND_CE0_B__QSPI_A_DATA01 0x70a1 |
||||
MX6UL_PAD_NAND_CE1_B__QSPI_A_DATA02 0x70a1 |
||||
MX6UL_PAD_NAND_CLE__QSPI_A_DATA03 0x70a1 |
||||
MX6UL_PAD_NAND_DQS__QSPI_A_SS0_B 0x70a1 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_spi4: spi4grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_BOOT_MODE0__GPIO5_IO10 0x70a1 |
||||
MX6UL_PAD_BOOT_MODE1__GPIO5_IO11 0x70a1 |
||||
MX6UL_PAD_SNVS_TAMPER7__GPIO5_IO07 0x70a1 |
||||
MX6UL_PAD_SNVS_TAMPER8__GPIO5_IO08 0x80000000 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_uart1: uart1grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART1_TX_DATA__UART1_DCE_TX 0x1b0b1 |
||||
MX6UL_PAD_UART1_RX_DATA__UART1_DCE_RX 0x1b0b1 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usb_otg1_id: usbotg1idgrp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_GPIO1_IO00__ANATOP_OTG1_ID 0x17059 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc1: usdhc1grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_SD1_CMD__USDHC1_CMD 0x17059 |
||||
MX6UL_PAD_SD1_CLK__USDHC1_CLK 0x10071 |
||||
MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x17059 |
||||
MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x17059 |
||||
MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x17059 |
||||
MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x17059 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc1_100mhz: usdhc1grp100mhz { |
||||
fsl,pins = < |
||||
MX6UL_PAD_SD1_CMD__USDHC1_CMD 0x170b9 |
||||
MX6UL_PAD_SD1_CLK__USDHC1_CLK 0x100b9 |
||||
MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x170b9 |
||||
MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x170b9 |
||||
MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x170b9 |
||||
MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x170b9 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc1_200mhz: usdhc1grp200mhz { |
||||
fsl,pins = < |
||||
MX6UL_PAD_SD1_CMD__USDHC1_CMD 0x170f9 |
||||
MX6UL_PAD_SD1_CLK__USDHC1_CLK 0x100f9 |
||||
MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x170f9 |
||||
MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x170f9 |
||||
MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x170f9 |
||||
MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x170f9 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc2: usdhc2grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_NAND_RE_B__USDHC2_CLK 0x10069 |
||||
MX6UL_PAD_NAND_WE_B__USDHC2_CMD 0x17059 |
||||
MX6UL_PAD_NAND_DATA00__USDHC2_DATA0 0x17059 |
||||
MX6UL_PAD_NAND_DATA01__USDHC2_DATA1 0x17059 |
||||
MX6UL_PAD_NAND_DATA02__USDHC2_DATA2 0x17059 |
||||
MX6UL_PAD_NAND_DATA03__USDHC2_DATA3 0x17059 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc2_8bit: usdhc2grp_8bit { |
||||
fsl,pins = < |
||||
MX6UL_PAD_NAND_RE_B__USDHC2_CLK 0x10069 |
||||
MX6UL_PAD_NAND_WE_B__USDHC2_CMD 0x17059 |
||||
MX6UL_PAD_NAND_DATA00__USDHC2_DATA0 0x17059 |
||||
MX6UL_PAD_NAND_DATA01__USDHC2_DATA1 0x17059 |
||||
MX6UL_PAD_NAND_DATA02__USDHC2_DATA2 0x17059 |
||||
MX6UL_PAD_NAND_DATA03__USDHC2_DATA3 0x17059 |
||||
MX6UL_PAD_NAND_DATA04__USDHC2_DATA4 0x17059 |
||||
MX6UL_PAD_NAND_DATA05__USDHC2_DATA5 0x17059 |
||||
MX6UL_PAD_NAND_DATA06__USDHC2_DATA6 0x17059 |
||||
MX6UL_PAD_NAND_DATA07__USDHC2_DATA7 0x17059 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc2_8bit_100mhz: usdhc2grp_8bit_100mhz { |
||||
fsl,pins = < |
||||
MX6UL_PAD_NAND_RE_B__USDHC2_CLK 0x100b9 |
||||
MX6UL_PAD_NAND_WE_B__USDHC2_CMD 0x170b9 |
||||
MX6UL_PAD_NAND_DATA00__USDHC2_DATA0 0x170b9 |
||||
MX6UL_PAD_NAND_DATA01__USDHC2_DATA1 0x170b9 |
||||
MX6UL_PAD_NAND_DATA02__USDHC2_DATA2 0x170b9 |
||||
MX6UL_PAD_NAND_DATA03__USDHC2_DATA3 0x170b9 |
||||
MX6UL_PAD_NAND_DATA04__USDHC2_DATA4 0x170b9 |
||||
MX6UL_PAD_NAND_DATA05__USDHC2_DATA5 0x170b9 |
||||
MX6UL_PAD_NAND_DATA06__USDHC2_DATA6 0x170b9 |
||||
MX6UL_PAD_NAND_DATA07__USDHC2_DATA7 0x170b9 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc2_8bit_200mhz: usdhc2grp_8bit_200mhz { |
||||
fsl,pins = < |
||||
MX6UL_PAD_NAND_RE_B__USDHC2_CLK 0x100f9 |
||||
MX6UL_PAD_NAND_WE_B__USDHC2_CMD 0x170f9 |
||||
MX6UL_PAD_NAND_DATA00__USDHC2_DATA0 0x170f9 |
||||
MX6UL_PAD_NAND_DATA01__USDHC2_DATA1 0x170f9 |
||||
MX6UL_PAD_NAND_DATA02__USDHC2_DATA2 0x170f9 |
||||
MX6UL_PAD_NAND_DATA03__USDHC2_DATA3 0x170f9 |
||||
MX6UL_PAD_NAND_DATA04__USDHC2_DATA4 0x170f9 |
||||
MX6UL_PAD_NAND_DATA05__USDHC2_DATA5 0x170f9 |
||||
MX6UL_PAD_NAND_DATA06__USDHC2_DATA6 0x170f9 |
||||
MX6UL_PAD_NAND_DATA07__USDHC2_DATA7 0x170f9 |
||||
>; |
||||
}; |
||||
pinctrl_wdog: wdoggrp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_LCD_RESET__WDOG1_WDOG_ANY 0x30b0 |
||||
>; |
||||
}; |
||||
}; |
||||
}; |
||||
|
||||
&qspi { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_qspi>; |
||||
status = "okay"; |
||||
ddrsmp=<0>; |
||||
|
||||
flash0: n25q256a@0 { |
||||
#address-cells = <1>; |
||||
#size-cells = <1>; |
||||
compatible = "micron,n25q256a"; |
||||
spi-max-frequency = <29000000>; |
||||
spi-nor,ddr-quad-read-dummy = <6>; |
||||
reg = <0>; |
||||
}; |
||||
}; |
||||
|
||||
&uart1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_uart1>; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&usbotg1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_usb_otg1_id>; |
||||
dr_mode = "otg"; |
||||
srp-disable; |
||||
hnp-disable; |
||||
adp-disable; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&usbotg2 { |
||||
dr_mode = "host"; |
||||
disable-over-current; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&usbphy1 { |
||||
tx-d-cal = <0x5>; |
||||
}; |
||||
|
||||
&usbphy2 { |
||||
tx-d-cal = <0x5>; |
||||
}; |
||||
|
||||
&usdhc1 { |
||||
pinctrl-names = "default", "state_100mhz", "state_200mhz"; |
||||
pinctrl-0 = <&pinctrl_usdhc1>; |
||||
pinctrl-1 = <&pinctrl_usdhc1_100mhz>; |
||||
pinctrl-2 = <&pinctrl_usdhc1_200mhz>; |
||||
cd-gpios = <&gpio1 19 GPIO_ACTIVE_LOW>; |
||||
keep-power-in-suspend; |
||||
wakeup-source; |
||||
vmmc-supply = <®_sd1_vmmc>; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&usdhc2 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_usdhc2>; |
||||
non-removable; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&wdog1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_wdog>; |
||||
fsl,ext-reset-output; |
||||
}; |
||||
@ -0,0 +1,10 @@ |
||||
// SPDX-License-Identifier: GPL-2.0+ |
||||
/* |
||||
* Copyright 2018 NXP |
||||
*/ |
||||
|
||||
&qspi { |
||||
flash0: n25q256a@0 { |
||||
compatible = "spi-flash"; |
||||
}; |
||||
}; |
||||
@ -0,0 +1,471 @@ |
||||
// SPDX-License-Identifier: GPL-2.0+ |
||||
/* |
||||
* Copyright (C) 2015 Freescale Semiconductor, Inc. |
||||
* Copyright 2017-2018 NXP |
||||
*/ |
||||
|
||||
/dts-v1/; |
||||
|
||||
#include "imx6ul.dtsi" |
||||
|
||||
/ { |
||||
model = "Freescale i.MX6 UltraLite 9x9 EVK Board"; |
||||
compatible = "fsl,imx6ul-9x9-evk", "fsl,imx6ul"; |
||||
|
||||
aliases { |
||||
spi5 = &soft_spi; |
||||
}; |
||||
|
||||
chosen { |
||||
stdout-path = &uart1; |
||||
}; |
||||
|
||||
memory { |
||||
reg = <0x80000000 0x20000000>; |
||||
}; |
||||
|
||||
regulators { |
||||
compatible = "simple-bus"; |
||||
#address-cells = <1>; |
||||
#size-cells = <0>; |
||||
|
||||
reg_can_3v3: regulator@0 { |
||||
compatible = "regulator-fixed"; |
||||
reg = <0>; |
||||
regulator-name = "can-3v3"; |
||||
regulator-min-microvolt = <3300000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
gpios = <&gpio_spi 3 GPIO_ACTIVE_LOW>; |
||||
}; |
||||
|
||||
reg_gpio_dvfs: regulator-gpio { |
||||
compatible = "regulator-gpio"; |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_dvfs>; |
||||
regulator-min-microvolt = <1300000>; |
||||
regulator-max-microvolt = <1400000>; |
||||
regulator-name = "gpio_dvfs"; |
||||
regulator-type = "voltage"; |
||||
gpios = <&gpio5 3 GPIO_ACTIVE_HIGH>; |
||||
states = <1300000 0x1 1400000 0x0>; |
||||
}; |
||||
|
||||
reg_sd1_vmmc: regulator@1 { |
||||
compatible = "regulator-fixed"; |
||||
regulator-name = "VSD_3V3"; |
||||
regulator-min-microvolt = <3300000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
gpio = <&gpio1 9 GPIO_ACTIVE_HIGH>; |
||||
off-on-delay = <20000>; |
||||
enable-active-high; |
||||
}; |
||||
}; |
||||
|
||||
soft_spi: soft-spi { |
||||
compatible = "spi-gpio"; |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_spi4>; |
||||
pinctrl-assert-gpios = <&gpio5 8 GPIO_ACTIVE_LOW>; |
||||
status = "okay"; |
||||
gpio-sck = <&gpio5 11 0>; |
||||
gpio-mosi = <&gpio5 10 0>; |
||||
cs-gpios = <&gpio5 7 0>; |
||||
num-chipselects = <1>; |
||||
#address-cells = <1>; |
||||
#size-cells = <0>; |
||||
|
||||
gpio_spi: gpio_spi@0 { |
||||
compatible = "fairchild,74hc595"; |
||||
gpio-controller; |
||||
#gpio-cells = <2>; |
||||
reg = <0>; |
||||
registers-number = <1>; |
||||
registers-default = /bits/ 8 <0x57>; |
||||
spi-max-frequency = <100000>; |
||||
}; |
||||
}; |
||||
}; |
||||
|
||||
&fec1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_enet1>; |
||||
phy-mode = "rmii"; |
||||
phy-handle = <ðphy0>; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&fec2 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_enet2>; |
||||
phy-mode = "rmii"; |
||||
phy-handle = <ðphy1>; |
||||
status = "okay"; |
||||
|
||||
mdio { |
||||
#address-cells = <1>; |
||||
#size-cells = <0>; |
||||
|
||||
ethphy0: ethernet-phy@2 { |
||||
compatible = "ethernet-phy-ieee802.3-c22"; |
||||
reg = <2>; |
||||
}; |
||||
|
||||
ethphy1: ethernet-phy@1 { |
||||
compatible = "ethernet-phy-ieee802.3-c22"; |
||||
reg = <1>; |
||||
}; |
||||
}; |
||||
}; |
||||
|
||||
&i2c1 { |
||||
clock-frequency = <100000>; |
||||
pinctrl-names = "default", "gpio"; |
||||
pinctrl-0 = <&pinctrl_i2c1>; |
||||
pinctrl-1 = <&pinctrl_i2c1_gpio>; |
||||
scl-gpios = <&gpio1 28 GPIO_ACTIVE_HIGH>; |
||||
sda-gpios = <&gpio1 29 GPIO_ACTIVE_HIGH>; |
||||
status = "okay"; |
||||
|
||||
pmic: pfuze3000@08 { |
||||
compatible = "fsl,pfuze3000"; |
||||
reg = <0x08>; |
||||
|
||||
regulators { |
||||
sw1a_reg: sw1a { |
||||
regulator-min-microvolt = <700000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
regulator-boot-on; |
||||
regulator-always-on; |
||||
regulator-ramp-delay = <6250>; |
||||
}; |
||||
|
||||
/* use sw1c_reg to align with pfuze100/pfuze200 */ |
||||
sw1c_reg: sw1b { |
||||
regulator-min-microvolt = <700000>; |
||||
regulator-max-microvolt = <1475000>; |
||||
regulator-boot-on; |
||||
regulator-always-on; |
||||
regulator-ramp-delay = <6250>; |
||||
}; |
||||
|
||||
sw2_reg: sw2 { |
||||
regulator-min-microvolt = <2500000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
regulator-boot-on; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
sw3a_reg: sw3 { |
||||
regulator-min-microvolt = <900000>; |
||||
regulator-max-microvolt = <1650000>; |
||||
regulator-boot-on; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
swbst_reg: swbst { |
||||
regulator-min-microvolt = <5000000>; |
||||
regulator-max-microvolt = <5150000>; |
||||
}; |
||||
|
||||
snvs_reg: vsnvs { |
||||
regulator-min-microvolt = <1000000>; |
||||
regulator-max-microvolt = <3000000>; |
||||
regulator-boot-on; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
vref_reg: vrefddr { |
||||
regulator-boot-on; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
vgen1_reg: vldo1 { |
||||
regulator-min-microvolt = <1800000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
vgen2_reg: vldo2 { |
||||
regulator-min-microvolt = <800000>; |
||||
regulator-max-microvolt = <1550000>; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
vgen3_reg: vccsd { |
||||
regulator-min-microvolt = <2850000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
vgen4_reg: v33 { |
||||
regulator-min-microvolt = <2850000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
vgen5_reg: vldo3 { |
||||
regulator-min-microvolt = <1800000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
regulator-always-on; |
||||
}; |
||||
|
||||
vgen6_reg: vldo4 { |
||||
regulator-min-microvolt = <1800000>; |
||||
regulator-max-microvolt = <3300000>; |
||||
regulator-always-on; |
||||
}; |
||||
}; |
||||
}; |
||||
|
||||
mag3110@0e { |
||||
compatible = "fsl,mag3110"; |
||||
reg = <0x0e>; |
||||
position = <2>; |
||||
}; |
||||
|
||||
fxls8471@1e { |
||||
compatible = "fsl,fxls8471"; |
||||
reg = <0x1e>; |
||||
position = <0>; |
||||
interrupt-parent = <&gpio5>; |
||||
interrupts = <0 8>; |
||||
}; |
||||
}; |
||||
|
||||
&i2c2 { |
||||
clock_frequency = <100000>; |
||||
pinctrl-names = "default", "gpio"; |
||||
pinctrl-0 = <&pinctrl_i2c2>; |
||||
pinctrl-1 = <&pinctrl_i2c2_gpio>; |
||||
scl-gpios = <&gpio1 30 GPIO_ACTIVE_HIGH>; |
||||
sda-gpios = <&gpio1 31 GPIO_ACTIVE_HIGH>; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&iomuxc { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_hog_1>; |
||||
imx6ul-evk { |
||||
|
||||
pinctrl_dvfs: dvfsgrp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_SNVS_TAMPER3__GPIO5_IO03 0x79 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_enet1: enet1grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_ENET1_RX_EN__ENET1_RX_EN 0x1b0b0 |
||||
MX6UL_PAD_ENET1_RX_ER__ENET1_RX_ER 0x1b0b0 |
||||
MX6UL_PAD_ENET1_RX_DATA0__ENET1_RDATA00 0x1b0b0 |
||||
MX6UL_PAD_ENET1_RX_DATA1__ENET1_RDATA01 0x1b0b0 |
||||
MX6UL_PAD_ENET1_TX_EN__ENET1_TX_EN 0x1b0b0 |
||||
MX6UL_PAD_ENET1_TX_DATA0__ENET1_TDATA00 0x1b0b0 |
||||
MX6UL_PAD_ENET1_TX_DATA1__ENET1_TDATA01 0x1b0b0 |
||||
MX6UL_PAD_ENET1_TX_CLK__ENET1_REF_CLK1 0x4001b031 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_enet2: enet2grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_GPIO1_IO07__ENET2_MDC 0x1b0b0 |
||||
MX6UL_PAD_GPIO1_IO06__ENET2_MDIO 0x1b0b0 |
||||
MX6UL_PAD_ENET2_RX_EN__ENET2_RX_EN 0x1b0b0 |
||||
MX6UL_PAD_ENET2_RX_ER__ENET2_RX_ER 0x1b0b0 |
||||
MX6UL_PAD_ENET2_RX_DATA0__ENET2_RDATA00 0x1b0b0 |
||||
MX6UL_PAD_ENET2_RX_DATA1__ENET2_RDATA01 0x1b0b0 |
||||
MX6UL_PAD_ENET2_TX_EN__ENET2_TX_EN 0x1b0b0 |
||||
MX6UL_PAD_ENET2_TX_DATA0__ENET2_TDATA00 0x1b0b0 |
||||
MX6UL_PAD_ENET2_TX_DATA1__ENET2_TDATA01 0x1b0b0 |
||||
MX6UL_PAD_ENET2_TX_CLK__ENET2_REF_CLK2 0x4001b031 |
||||
MX6UL_PAD_SNVS_TAMPER0__GPIO5_IO00 0x80000000 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_hog_1: hoggrp-1 { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART1_RTS_B__GPIO1_IO19 0x17059 /* SD1 CD */ |
||||
MX6UL_PAD_GPIO1_IO05__USDHC1_VSELECT 0x17059 /* SD1 VSELECT */ |
||||
MX6UL_PAD_GPIO1_IO09__GPIO1_IO09 0x17059 /* SD1 RESET */ |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_i2c1: i2c1grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART4_TX_DATA__I2C1_SCL 0x4001b8b0 |
||||
MX6UL_PAD_UART4_RX_DATA__I2C1_SDA 0x4001b8b0 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_i2c1_gpio: i2c1grp_gpio { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART4_TX_DATA__GPIO1_IO28 0x1b8b0 |
||||
MX6UL_PAD_UART4_RX_DATA__GPIO1_IO29 0x1b8b0 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_i2c2: i2c2grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART5_TX_DATA__I2C2_SCL 0x4001b8b0 |
||||
MX6UL_PAD_UART5_RX_DATA__I2C2_SDA 0x4001b8b0 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_i2c2_gpio: i2c2grp_gpio { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART5_TX_DATA__GPIO1_IO30 0x1b8b0 |
||||
MX6UL_PAD_UART5_RX_DATA__GPIO1_IO31 0x1b8b0 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_qspi: qspigrp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_NAND_WP_B__QSPI_A_SCLK 0x70a1 |
||||
MX6UL_PAD_NAND_READY_B__QSPI_A_DATA00 0x70a1 |
||||
MX6UL_PAD_NAND_CE0_B__QSPI_A_DATA01 0x70a1 |
||||
MX6UL_PAD_NAND_CE1_B__QSPI_A_DATA02 0x70a1 |
||||
MX6UL_PAD_NAND_CLE__QSPI_A_DATA03 0x70a1 |
||||
MX6UL_PAD_NAND_DQS__QSPI_A_SS0_B 0x70a1 |
||||
>; |
||||
}; |
||||
|
||||
|
||||
pinctrl_spi4: spi4grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_BOOT_MODE0__GPIO5_IO10 0x70a1 |
||||
MX6UL_PAD_BOOT_MODE1__GPIO5_IO11 0x70a1 |
||||
MX6UL_PAD_SNVS_TAMPER7__GPIO5_IO07 0x70a1 |
||||
MX6UL_PAD_SNVS_TAMPER8__GPIO5_IO08 0x80000000 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_uart1: uart1grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_UART1_TX_DATA__UART1_DCE_TX 0x1b0b1 |
||||
MX6UL_PAD_UART1_RX_DATA__UART1_DCE_RX 0x1b0b1 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usb_otg1_id: usbotg1idgrp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_GPIO1_IO00__ANATOP_OTG1_ID 0x17059 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc1: usdhc1grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_SD1_CMD__USDHC1_CMD 0x17059 |
||||
MX6UL_PAD_SD1_CLK__USDHC1_CLK 0x10059 |
||||
MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x17059 |
||||
MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x17059 |
||||
MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x17059 |
||||
MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x17059 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc1_100mhz: usdhc1grp100mhz { |
||||
fsl,pins = < |
||||
MX6UL_PAD_SD1_CMD__USDHC1_CMD 0x170b9 |
||||
MX6UL_PAD_SD1_CLK__USDHC1_CLK 0x100b9 |
||||
MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x170b9 |
||||
MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x170b9 |
||||
MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x170b9 |
||||
MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x170b9 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc1_200mhz: usdhc1grp200mhz { |
||||
fsl,pins = < |
||||
MX6UL_PAD_SD1_CMD__USDHC1_CMD 0x170f9 |
||||
MX6UL_PAD_SD1_CLK__USDHC1_CLK 0x100f9 |
||||
MX6UL_PAD_SD1_DATA0__USDHC1_DATA0 0x170f9 |
||||
MX6UL_PAD_SD1_DATA1__USDHC1_DATA1 0x170f9 |
||||
MX6UL_PAD_SD1_DATA2__USDHC1_DATA2 0x170f9 |
||||
MX6UL_PAD_SD1_DATA3__USDHC1_DATA3 0x170f9 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_usdhc2: usdhc2grp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_NAND_RE_B__USDHC2_CLK 0x17059 |
||||
MX6UL_PAD_NAND_WE_B__USDHC2_CMD 0x17059 |
||||
MX6UL_PAD_NAND_DATA00__USDHC2_DATA0 0x17059 |
||||
MX6UL_PAD_NAND_DATA01__USDHC2_DATA1 0x17059 |
||||
MX6UL_PAD_NAND_DATA02__USDHC2_DATA2 0x17059 |
||||
MX6UL_PAD_NAND_DATA03__USDHC2_DATA3 0x17059 |
||||
>; |
||||
}; |
||||
|
||||
pinctrl_wdog: wdoggrp { |
||||
fsl,pins = < |
||||
MX6UL_PAD_LCD_RESET__WDOG1_WDOG_ANY 0x30b0 |
||||
>; |
||||
}; |
||||
}; |
||||
}; |
||||
|
||||
&qspi { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_qspi>; |
||||
status = "okay"; |
||||
ddrsmp=<0>; |
||||
|
||||
flash0: n25q256a@0 { |
||||
#address-cells = <1>; |
||||
#size-cells = <1>; |
||||
compatible = "micron,n25q256a"; |
||||
spi-max-frequency = <29000000>; |
||||
spi-nor,ddr-quad-read-dummy = <6>; |
||||
reg = <0>; |
||||
}; |
||||
}; |
||||
|
||||
&uart1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_uart1>; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&usbotg1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_usb_otg1_id>; |
||||
dr_mode = "otg"; |
||||
srp-disable; |
||||
hnp-disable; |
||||
adp-disable; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&usbotg2 { |
||||
dr_mode = "host"; |
||||
disable-over-current; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&usdhc1 { |
||||
pinctrl-names = "default", "state_100mhz", "state_200mhz"; |
||||
pinctrl-0 = <&pinctrl_usdhc1>; |
||||
pinctrl-1 = <&pinctrl_usdhc1_100mhz>; |
||||
pinctrl-2 = <&pinctrl_usdhc1_200mhz>; |
||||
cd-gpios = <&gpio1 19 GPIO_ACTIVE_LOW>; |
||||
keep-power-in-suspend; |
||||
enable-sdio-wakeup; |
||||
vmmc-supply = <®_sd1_vmmc>; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&usdhc2 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_usdhc2>; |
||||
no-1-8-v; |
||||
non-removable; |
||||
keep-power-in-suspend; |
||||
enable-sdio-wakeup; |
||||
status = "okay"; |
||||
}; |
||||
|
||||
&wdog1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_wdog>; |
||||
fsl,ext-reset-output; |
||||
}; |
||||
@ -0,0 +1,10 @@ |
||||
// SPDX-License-Identifier: GPL-2.0+ |
||||
/* |
||||
* Copyright 2018 NXP |
||||
*/ |
||||
|
||||
&qspi1 { |
||||
flash0: mx25l51245g@0 { |
||||
compatible = "spi-flash"; |
||||
}; |
||||
}; |
||||
@ -0,0 +1,44 @@ |
||||
// SPDX-License-Identifier: GPL-2.0+ |
||||
/* |
||||
* Copyright (C) 2015 Freescale Semiconductor, Inc. |
||||
* Copyright 2018 NXP |
||||
*/ |
||||
|
||||
#include "imx7d-sdb.dts" |
||||
|
||||
/* disable epdc, conflict with qspi */ |
||||
&epdc { |
||||
status = "disabled"; |
||||
}; |
||||
|
||||
&iomuxc { |
||||
qspi1 { |
||||
pinctrl_qspi1_1: qspi1grp_1 { |
||||
fsl,pins = < |
||||
MX7D_PAD_EPDC_DATA00__QSPI_A_DATA0 0x51 |
||||
MX7D_PAD_EPDC_DATA01__QSPI_A_DATA1 0x51 |
||||
MX7D_PAD_EPDC_DATA02__QSPI_A_DATA2 0x51 |
||||
MX7D_PAD_EPDC_DATA03__QSPI_A_DATA3 0x51 |
||||
MX7D_PAD_EPDC_DATA05__QSPI_A_SCLK 0x51 |
||||
MX7D_PAD_EPDC_DATA06__QSPI_A_SS0_B 0x51 |
||||
>; |
||||
}; |
||||
}; |
||||
}; |
||||
|
||||
&qspi1 { |
||||
pinctrl-names = "default"; |
||||
pinctrl-0 = <&pinctrl_qspi1_1>; |
||||
status = "okay"; |
||||
ddrsmp=<0>; |
||||
|
||||
flash0: mx25l51245g@0 { |
||||
#address-cells = <1>; |
||||
#size-cells = <1>; |
||||
compatible = "macronix,mx25l51245g"; |
||||
spi-max-frequency = <29000000>; |
||||
/* take off one dummy cycle */ |
||||
spi-nor,ddr-quad-read-dummy = <5>; |
||||
reg = <0>; |
||||
}; |
||||
}; |
||||
@ -0,0 +1,67 @@ |
||||
/* SPDX-License-Identifier: GPL-2.0+ */ |
||||
/* |
||||
* Copyright 2018 NXP |
||||
*/ |
||||
|
||||
#include <config.h> |
||||
#include <linux/linkage.h> |
||||
|
||||
#include <asm/armv7.h> |
||||
#include <asm/psci.h> |
||||
|
||||
.pushsection ._secure.text, "ax" |
||||
|
||||
.arch_extension sec
|
||||
|
||||
.globl v7_invalidate_l1
|
||||
v7_invalidate_l1: |
||||
mov r0, #0 |
||||
mcr p15, 2, r0, c0, c0, 0 |
||||
mrc p15, 1, r0, c0, c0, 0 |
||||
|
||||
movw r1, #0x7fff |
||||
and r2, r1, r0, lsr #13 |
||||
|
||||
movw r1, #0x3ff |
||||
|
||||
and r3, r1, r0, lsr #3 @ NumWays - 1
|
||||
add r2, r2, #1 @ NumSets
|
||||
|
||||
and r0, r0, #0x7 |
||||
add r0, r0, #4 @ SetShift
|
||||
|
||||
clz r1, r3 @ WayShift
|
||||
add r4, r3, #1 @ NumWays
|
||||
1: |
||||
sub r2, r2, #1 @ NumSets--
|
||||
mov r3, r4 @ Temp = NumWays
|
||||
2: |
||||
subs r3, r3, #1 @ Temp--
|
||||
mov r5, r3, lsl r1 |
||||
mov r6, r2, lsl r0 |
||||
orr r5, r5, r6 @ Reg = (Temp<<WayShift)|(NumSets<<SetShift)
|
||||
mcr p15, 0, r5, c7, c6, 2 |
||||
bgt 2b |
||||
cmp r2, #0 |
||||
bgt 1b |
||||
dsb st |
||||
isb |
||||
mov pc, lr |
||||
|
||||
.globl psci_system_resume
|
||||
psci_system_resume: |
||||
mov sp, r0 |
||||
|
||||
/* invalidate L1 I-cache first */ |
||||
mov r6, #0x0 |
||||
mcr p15, 0, r6, c7, c5, 0 |
||||
mcr p15, 0, r6, c7, c5, 6 |
||||
/* enable the Icache and branch prediction */ |
||||
mov r6, #0x1800 |
||||
mcr p15, 0, r6, c1, c0, 0 |
||||
isb |
||||
|
||||
bl v7_invalidate_l1 |
||||
b imx_system_resume |
||||
|
||||
.popsection |
||||
@ -1,6 +1,10 @@ |
||||
Colibri iMX7 |
||||
M: Stefan Agner <stefan.agner@toradex.com> |
||||
M: Toradex ARM Support <support.arm@toradex.com> |
||||
W: http://developer.toradex.com/software/linux/linux-software |
||||
W: https://www.toradex.com/community |
||||
S: Maintained |
||||
F: board/toradex/colibri_imx7/ |
||||
F: include/configs/colibri_imx7.h |
||||
F: configs/colibri_imx7_defconfig |
||||
F: configs/colibri_imx7_emmc_defconfig |
||||
|
||||
@ -0,0 +1,84 @@ |
||||
CONFIG_ARM=y |
||||
CONFIG_ARCH_MX7=y |
||||
CONFIG_SYS_TEXT_BASE=0x87800000 |
||||
CONFIG_TARGET_MX7DSABRESD=y |
||||
CONFIG_ARMV7_BOOT_SEC_DEFAULT=y |
||||
# CONFIG_ARMV7_VIRT is not set |
||||
CONFIG_IMX_RDC=y |
||||
CONFIG_IMX_BOOTAUX=y |
||||
# CONFIG_CMD_BMODE is not set |
||||
CONFIG_DEFAULT_DEVICE_TREE="imx7d-sdb-qspi" |
||||
CONFIG_SYS_EXTRA_OPTIONS="IMX_CONFIG=board/freescale/mx7dsabresd/imximage.cfg" |
||||
# CONFIG_CONSOLE_MUX is not set |
||||
CONFIG_SYS_CONSOLE_IS_IN_ENV=y |
||||
CONFIG_HUSH_PARSER=y |
||||
# CONFIG_CMD_BOOTD is not set |
||||
CONFIG_CMD_BOOTZ=y |
||||
# CONFIG_CMD_IMI is not set |
||||
# CONFIG_CMD_XIMG is not set |
||||
# CONFIG_CMD_EXPORTENV is not set |
||||
# CONFIG_CMD_IMPORTENV is not set |
||||
CONFIG_CMD_MEMTEST=y |
||||
CONFIG_CMD_DFU=y |
||||
CONFIG_CMD_GPIO=y |
||||
CONFIG_CMD_I2C=y |
||||
CONFIG_CMD_MMC=y |
||||
CONFIG_CMD_SF=y |
||||
CONFIG_CMD_USB=y |
||||
CONFIG_CMD_USB_MASS_STORAGE=y |
||||
CONFIG_CMD_DHCP=y |
||||
CONFIG_CMD_MII=y |
||||
CONFIG_CMD_PING=y |
||||
CONFIG_CMD_BMP=y |
||||
CONFIG_CMD_CACHE=y |
||||
CONFIG_CMD_PMIC=y |
||||
CONFIG_CMD_REGULATOR=y |
||||
CONFIG_CMD_EXT2=y |
||||
CONFIG_CMD_EXT4=y |
||||
CONFIG_CMD_EXT4_WRITE=y |
||||
CONFIG_CMD_FAT=y |
||||
CONFIG_OF_CONTROL=y |
||||
CONFIG_DFU_MMC=y |
||||
CONFIG_DFU_RAM=y |
||||
CONFIG_DM_GPIO=y |
||||
CONFIG_DM_74X164=y |
||||
CONFIG_DM_I2C=y |
||||
CONFIG_DM_MMC=y |
||||
CONFIG_MMC_IO_VOLTAGE=y |
||||
CONFIG_MMC_UHS_SUPPORT=y |
||||
CONFIG_MMC_HS200_SUPPORT=y |
||||
CONFIG_FSL_ESDHC=y |
||||
CONFIG_FSL_QSPI=y |
||||
CONFIG_SPI_FLASH=y |
||||
CONFIG_SPI_FLASH_EON=y |
||||
CONFIG_SPI_FLASH_MACRONIX=y |
||||
CONFIG_SPI_FLASH_BAR=y |
||||
CONFIG_MII=y |
||||
CONFIG_PHYLIB=y |
||||
CONFIG_PINCTRL=y |
||||
CONFIG_PINCTRL_IMX7=y |
||||
CONFIG_DM_PMIC=y |
||||
CONFIG_DM_PMIC_PFUZE100=y |
||||
CONFIG_DM_REGULATOR=y |
||||
CONFIG_DM_REGULATOR_PFUZE100=y |
||||
CONFIG_DM_REGULATOR_FIXED=y |
||||
CONFIG_DM_REGULATOR_GPIO=y |
||||
CONFIG_SPI=y |
||||
CONFIG_DM_SPI=y |
||||
CONFIG_DM_SPI_FLASH=y |
||||
CONFIG_SOFT_SPI=y |
||||
CONFIG_USB=y |
||||
CONFIG_DM_USB=y |
||||
CONFIG_USB_EHCI_HCD=y |
||||
CONFIG_MXC_USB_OTG_HACTIVE=y |
||||
CONFIG_USB_STORAGE=y |
||||
CONFIG_USB_GADGET=y |
||||
CONFIG_USB_GADGET_MANUFACTURER="FSL" |
||||
CONFIG_USB_GADGET_VENDOR_NUM=0x0525 |
||||
CONFIG_USB_GADGET_PRODUCT_NUM=0xa4a5 |
||||
CONFIG_CI_UDC=y |
||||
CONFIG_USB_GADGET_DOWNLOAD=y |
||||
CONFIG_USB_HOST_ETHER=y |
||||
CONFIG_USB_ETHER_ASIX=y |
||||
CONFIG_VIDEO=y |
||||
CONFIG_ERRNO_STR=y |
||||
Loading…
Reference in new issue