|
|
|
@ -45,9 +45,13 @@ |
|
|
|
|
* |
|
|
|
|
* sun8i has 1 bank: |
|
|
|
|
* PL0 - PL11 |
|
|
|
|
* |
|
|
|
|
* sun9i has 3 banks: |
|
|
|
|
* PL0 - PL9 | PM0 - PM15 | PN0 - PN1 |
|
|
|
|
*/ |
|
|
|
|
#define SUNXI_GPIO_L 11 |
|
|
|
|
#define SUNXI_GPIO_M 12 |
|
|
|
|
#define SUNXI_GPIO_N 13 |
|
|
|
|
|
|
|
|
|
struct sunxi_gpio { |
|
|
|
|
u32 cfg[4]; |
|
|
|
@ -114,6 +118,7 @@ enum sunxi_gpio_number { |
|
|
|
|
SUNXI_GPIO_I_START = SUNXI_GPIO_NEXT(SUNXI_GPIO_H), |
|
|
|
|
SUNXI_GPIO_L_START = 352, |
|
|
|
|
SUNXI_GPIO_M_START = SUNXI_GPIO_NEXT(SUNXI_GPIO_L), |
|
|
|
|
SUNXI_GPIO_N_START = SUNXI_GPIO_NEXT(SUNXI_GPIO_M), |
|
|
|
|
SUNXI_GPIO_AXP0_START = 1024, |
|
|
|
|
}; |
|
|
|
|
|
|
|
|
@ -129,6 +134,7 @@ enum sunxi_gpio_number { |
|
|
|
|
#define SUNXI_GPI(_nr) (SUNXI_GPIO_I_START + (_nr)) |
|
|
|
|
#define SUNXI_GPL(_nr) (SUNXI_GPIO_L_START + (_nr)) |
|
|
|
|
#define SUNXI_GPM(_nr) (SUNXI_GPIO_M_START + (_nr)) |
|
|
|
|
#define SUNXI_GPN(_nr) (SUNXI_GPIO_N_START + (_nr)) |
|
|
|
|
|
|
|
|
|
#define SUNXI_GPAXP0(_nr) (SUNXI_GPIO_AXP0_START + (_nr)) |
|
|
|
|
|
|
|
|
@ -187,6 +193,9 @@ enum sunxi_gpio_number { |
|
|
|
|
#define SUN8I_GPL2_R_UART_TX 2 |
|
|
|
|
#define SUN8I_GPL3_R_UART_RX 2 |
|
|
|
|
|
|
|
|
|
#define SUN9I_GPN0_R_RSB_SCK 3 |
|
|
|
|
#define SUN9I_GPN1_R_RSB_SDA 3 |
|
|
|
|
|
|
|
|
|
/* GPIO pin pull-up/down config */ |
|
|
|
|
#define SUNXI_GPIO_PULL_DISABLE 0 |
|
|
|
|
#define SUNXI_GPIO_PULL_UP 1 |
|
|
|
|