@ -43,6 +43,10 @@ static const struct serdes_config serdes1_cfg_tbl[] = {
{ 0x6C , { XFI_FM1_MAC9 , XFI_FM1_MAC10 ,
SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
PCIE4 , PCIE4 , PCIE4 , PCIE4 } } ,
{ 0x1B , { SGMII_FM1_DTSEC9 , SGMII_FM1_DTSEC10 ,
SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x1C , { SGMII_FM1_DTSEC9 , SGMII_FM1_DTSEC10 ,
SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
@ -59,18 +63,34 @@ static const struct serdes_config serdes1_cfg_tbl[] = {
SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x50 , { XAUI_FM1_MAC9 , XAUI_FM1_MAC9 ,
XAUI_FM1_MAC9 , XAUI_FM1_MAC9 ,
PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x51 , { XAUI_FM1_MAC9 , XAUI_FM1_MAC9 ,
XAUI_FM1_MAC9 , XAUI_FM1_MAC9 ,
PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x5E , { HIGIG_FM1_MAC9 , HIGIG_FM1_MAC9 ,
HIGIG_FM1_MAC9 , HIGIG_FM1_MAC9 ,
PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x5F , { HIGIG_FM1_MAC9 , HIGIG_FM1_MAC9 ,
HIGIG_FM1_MAC9 , HIGIG_FM1_MAC9 ,
PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x64 , { HIGIG_FM1_MAC9 , HIGIG_FM1_MAC9 ,
HIGIG_FM1_MAC9 , HIGIG_FM1_MAC9 ,
PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x65 , { HIGIG_FM1_MAC9 , HIGIG_FM1_MAC9 ,
HIGIG_FM1_MAC9 , HIGIG_FM1_MAC9 ,
PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x6A , { XFI_FM1_MAC9 , XFI_FM1_MAC10 ,
XFI_FM1_MAC1 , XFI_FM1_MAC2 ,
PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0x6B , { XFI_FM1_MAC9 , XFI_FM1_MAC10 ,
XFI_FM1_MAC1 , XFI_FM1_MAC2 ,
PCIE4 , SGMII_FM1_DTSEC4 ,
@ -115,6 +135,9 @@ static const struct serdes_config serdes1_cfg_tbl[] = {
{ 0xD9 , { PCIE3 , SGMII_FM1_DTSEC10 , SGMII_FM1_DTSEC1 ,
SGMII_FM1_DTSEC2 , PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0xD2 , { PCIE3 , SGMII_FM1_DTSEC10 , SGMII_FM1_DTSEC1 ,
SGMII_FM1_DTSEC2 , PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
{ 0xD3 , { PCIE3 , SGMII_FM1_DTSEC10 , SGMII_FM1_DTSEC1 ,
SGMII_FM1_DTSEC2 , PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
@ -127,8 +150,6 @@ static const struct serdes_config serdes1_cfg_tbl[] = {
{ 0x66 , { XFI_FM1_MAC9 , XFI_FM1_MAC10 ,
XFI_FM1_MAC1 , XFI_FM1_MAC2 ,
PCIE4 , PCIE4 , PCIE4 , PCIE4 } } ,
# if defined(CONFIG_PPC_T2081)
{ 0xAA , { PCIE3 , PCIE3 , PCIE3 , PCIE3 ,
PCIE4 , PCIE4 , PCIE4 , PCIE4 } } ,
{ 0xCA , { PCIE3 , SGMII_FM1_DTSEC10 , SGMII_FM1_DTSEC1 ,
@ -137,7 +158,6 @@ static const struct serdes_config serdes1_cfg_tbl[] = {
{ 0x70 , { XFI_FM1_MAC9 , XFI_FM1_MAC10 , SGMII_FM1_DTSEC1 ,
SGMII_FM1_DTSEC2 , PCIE4 , SGMII_FM1_DTSEC4 ,
SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 } } ,
# endif
{ }
} ;