@ -42,6 +42,8 @@ static struct serdes_config serdes1_cfg_tbl[] = {
CPRI4 , CPRI3 , CPRI2 , CPRI1 } } ,
{ 0x12 , { CPRI8 , CPRI7 , CPRI6 , CPRI5 ,
CPRI4 , CPRI3 , CPRI2 , CPRI1 } } ,
{ 0x29 , { SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 ,
CPRI6 , CPRI5 , CPRI4 , CPRI3 , CPRI2 , CPRI1 } } ,
{ 0x2a , { SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 ,
CPRI6 , CPRI5 , CPRI4 , CPRI3 , CPRI2 , CPRI1 } } ,
{ 0x2C , { SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 ,
@ -50,6 +52,9 @@ static struct serdes_config serdes1_cfg_tbl[] = {
CPRI6 , CPRI5 , CPRI4 , CPRI3 , CPRI2 , CPRI1 } } ,
{ 0x2E , { SGMII_FM1_DTSEC5 , SGMII_FM1_DTSEC6 ,
CPRI6 , CPRI5 , CPRI4 , CPRI3 , CPRI2 , CPRI1 } } ,
{ 0x2F , { AURORA , AURORA ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
CPRI4 , CPRI3 , CPRI2 , CPRI1 } } ,
{ 0x30 , { AURORA , AURORA ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
CPRI4 , CPRI3 , CPRI2 , CPRI1 } } ,
@ -82,12 +87,18 @@ static struct serdes_config serdes1_cfg_tbl[] = {
} ;
static struct serdes_config serdes2_cfg_tbl [ ] = {
/* SerDes 2 */
{ 0x17 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
AURORA , AURORA , SRIO1 , SRIO1 } } ,
{ 0x18 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
AURORA , AURORA , SRIO1 , SRIO1 } } ,
{ 0x1D , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
AURORA , AURORA , SRIO1 , SRIO1 } } ,
{ 0x2A , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SRIO2 , SRIO2 ,
AURORA , AURORA , SRIO1 , SRIO1 } } ,
{ 0x2B , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SRIO2 , SRIO2 ,
AURORA , AURORA , SRIO1 , SRIO1 } } ,
@ -95,6 +106,9 @@ static struct serdes_config serdes2_cfg_tbl[] = {
SRIO2 , SRIO2 ,
AURORA , AURORA ,
SRIO1 , SRIO1 } } ,
{ 0x48 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , AURORA ,
SRIO1 , SRIO1 , SRIO1 , SRIO1 } } ,
{ 0x49 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , AURORA ,
SRIO1 , SRIO1 , SRIO1 , SRIO1 } } ,
@ -107,18 +121,30 @@ static struct serdes_config serdes2_cfg_tbl[] = {
{ 0x4E , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SGMII_FM1_DTSEC3 , AURORA ,
SRIO1 , SRIO1 , SRIO1 , SRIO1 } } ,
{ 0x79 , { SRIO2 , SRIO2 , SRIO2 , SRIO2 ,
SRIO1 , SRIO1 , SRIO1 , SRIO1 } } ,
{ 0x7A , { SRIO2 , SRIO2 , SRIO2 , SRIO2 ,
SRIO1 , SRIO1 , SRIO1 , SRIO1 } } ,
{ 0x83 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SRIO2 , SRIO2 , AURORA , AURORA ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,
{ 0x84 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SRIO2 , SRIO2 , AURORA , AURORA ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,
{ 0x85 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SRIO2 , SRIO2 , AURORA , AURORA ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,
{ 0x86 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SRIO2 , SRIO2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,
{ 0x87 , { SGMII_FM1_DTSEC1 , SGMII_FM1_DTSEC2 ,
SRIO2 , SRIO2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,
{ 0x8C , { SRIO2 , SRIO2 , SRIO2 , SRIO2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,
{ 0x8D , { SRIO2 , SRIO2 , SRIO2 , SRIO2 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,
@ -133,6 +159,9 @@ static struct serdes_config serdes2_cfg_tbl[] = {
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
XAUI_FM1_MAC10 , XAUI_FM1_MAC10 ,
XAUI_FM1_MAC10 , XAUI_FM1_MAC10 } } ,
{ 0xB1 , { PCIE1 , PCIE1 , PCIE1 , PCIE1 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,
{ 0xB2 , { PCIE1 , PCIE1 , PCIE1 , PCIE1 ,
SGMII_FM1_DTSEC3 , SGMII_FM1_DTSEC4 ,
XFI_FM1_MAC9 , XFI_FM1_MAC10 } } ,