[trini: Drop CMD_BOOTI as it's now on by default on ARM64] Signed-off-by: Tom Rini <trini@konsulko.com>master
commit
c98b171e10
@ -0,0 +1,20 @@ |
||||
if ARCH_RMOBILE |
||||
|
||||
choice |
||||
prompt "Target Renesas SoC select" |
||||
default RCAR_32 |
||||
|
||||
config RCAR_32 |
||||
bool "Renesas ARM SoCs R-Car Gen1/Gen2 (32bit)" |
||||
select CPU_V7 |
||||
|
||||
config RCAR_GEN3 |
||||
bool "Renesas ARM SoCs R-Car Gen3 (64bit)" |
||||
select ARM64 |
||||
|
||||
endchoice |
||||
|
||||
source "arch/arm/mach-rmobile/Kconfig.32" |
||||
source "arch/arm/mach-rmobile/Kconfig.64" |
||||
|
||||
endif |
@ -0,0 +1,28 @@ |
||||
if RCAR_GEN3 |
||||
|
||||
config R8A7795 |
||||
bool |
||||
|
||||
choice |
||||
prompt "Renesus ARM64 SoCs board select" |
||||
optional |
||||
|
||||
config TARGET_SALVATOR_X |
||||
bool "Salvator-X board" |
||||
select R8A7795 |
||||
help |
||||
Support for Renesas R-Car Gen3 R8a7795 platform |
||||
|
||||
endchoice |
||||
|
||||
config SYS_SOC |
||||
default "rmobile" |
||||
|
||||
config RCAR_GEN3_EXTRAM_BOOT |
||||
bool "Enable boot from RAM" |
||||
depends on TARGET_SALVATOR_X |
||||
default n |
||||
|
||||
source "board/renesas/salvator-x/Kconfig" |
||||
|
||||
endif |
@ -0,0 +1,220 @@ |
||||
#ifndef __ASM_R8A7792_GPIO_H__ |
||||
#define __ASM_R8A7792_GPIO_H__ |
||||
|
||||
/* Pin Function Controller:
|
||||
* GPIO_FN_xx - GPIO used to select pin function |
||||
* GPIO_GP_x_x - GPIO mapped to real I/O pin on CPU |
||||
*/ |
||||
enum { |
||||
GPIO_GP_0_0, GPIO_GP_0_1, GPIO_GP_0_2, GPIO_GP_0_3, |
||||
GPIO_GP_0_4, GPIO_GP_0_5, GPIO_GP_0_6, GPIO_GP_0_7, |
||||
GPIO_GP_0_8, GPIO_GP_0_9, GPIO_GP_0_10, GPIO_GP_0_11, |
||||
GPIO_GP_0_12, GPIO_GP_0_13, GPIO_GP_0_14, GPIO_GP_0_15, |
||||
GPIO_GP_0_16, GPIO_GP_0_17, GPIO_GP_0_18, GPIO_GP_0_19, |
||||
GPIO_GP_0_20, GPIO_GP_0_21, GPIO_GP_0_22, GPIO_GP_0_23, |
||||
GPIO_GP_0_24, GPIO_GP_0_25, GPIO_GP_0_26, GPIO_GP_0_27, |
||||
GPIO_GP_0_28, |
||||
|
||||
GPIO_GP_1_0, GPIO_GP_1_1, GPIO_GP_1_2, GPIO_GP_1_3, |
||||
GPIO_GP_1_4, GPIO_GP_1_5, GPIO_GP_1_6, GPIO_GP_1_7, |
||||
GPIO_GP_1_8, GPIO_GP_1_9, GPIO_GP_1_10, GPIO_GP_1_11, |
||||
GPIO_GP_1_12, GPIO_GP_1_13, GPIO_GP_1_14, GPIO_GP_1_15, |
||||
GPIO_GP_1_16, GPIO_GP_1_17, GPIO_GP_1_18, GPIO_GP_1_19, |
||||
GPIO_GP_1_20, GPIO_GP_1_21, GPIO_GP_1_22, |
||||
|
||||
GPIO_GP_2_0, GPIO_GP_2_1, GPIO_GP_2_2, GPIO_GP_2_3, |
||||
GPIO_GP_2_4, GPIO_GP_2_5, GPIO_GP_2_6, GPIO_GP_2_7, |
||||
GPIO_GP_2_8, GPIO_GP_2_9, GPIO_GP_2_10, GPIO_GP_2_11, |
||||
GPIO_GP_2_12, GPIO_GP_2_13, GPIO_GP_2_14, GPIO_GP_2_15, |
||||
GPIO_GP_2_16, GPIO_GP_2_17, GPIO_GP_2_18, GPIO_GP_2_19, |
||||
GPIO_GP_2_20, GPIO_GP_2_21, GPIO_GP_2_22, GPIO_GP_2_23, |
||||
GPIO_GP_2_24, GPIO_GP_2_25, GPIO_GP_2_26, GPIO_GP_2_27, |
||||
GPIO_GP_2_28, GPIO_GP_2_29, GPIO_GP_2_30, GPIO_GP_2_31, |
||||
|
||||
GPIO_GP_3_0, GPIO_GP_3_1, GPIO_GP_3_2, GPIO_GP_3_3, |
||||
GPIO_GP_3_4, GPIO_GP_3_5, GPIO_GP_3_6, GPIO_GP_3_7, |
||||
GPIO_GP_3_8, GPIO_GP_3_9, GPIO_GP_3_10, GPIO_GP_3_11, |
||||
GPIO_GP_3_12, GPIO_GP_3_13, GPIO_GP_3_14, GPIO_GP_3_15, |
||||
GPIO_GP_3_16, GPIO_GP_3_17, GPIO_GP_3_18, GPIO_GP_3_19, |
||||
GPIO_GP_3_20, GPIO_GP_3_21, GPIO_GP_3_22, GPIO_GP_3_23, |
||||
GPIO_GP_3_24, GPIO_GP_3_25, GPIO_GP_3_26, GPIO_GP_3_27, |
||||
GPIO_GP_3_28, |
||||
|
||||
GPIO_GP_4_0, GPIO_GP_4_1, GPIO_GP_4_2, GPIO_GP_4_3, |
||||
GPIO_GP_4_4, GPIO_GP_4_5, GPIO_GP_4_6, GPIO_GP_4_7, |
||||
GPIO_GP_4_8, GPIO_GP_4_9, GPIO_GP_4_10, GPIO_GP_4_11, |
||||
GPIO_GP_4_12, GPIO_GP_4_13, GPIO_GP_4_14, GPIO_GP_4_15, |
||||
GPIO_GP_4_16, |
||||
|
||||
GPIO_GP_5_0, GPIO_GP_5_1, GPIO_GP_5_2, GPIO_GP_5_3, |
||||
GPIO_GP_5_4, GPIO_GP_5_5, GPIO_GP_5_6, GPIO_GP_5_7, |
||||
GPIO_GP_5_8, GPIO_GP_5_9, GPIO_GP_5_10, GPIO_GP_5_11, |
||||
GPIO_GP_5_12, GPIO_GP_5_13, GPIO_GP_5_14, GPIO_GP_5_15, |
||||
GPIO_GP_5_16, |
||||
|
||||
GPIO_GP_6_0, GPIO_GP_6_1, GPIO_GP_6_2, GPIO_GP_6_3, |
||||
GPIO_GP_6_4, GPIO_GP_6_5, GPIO_GP_6_6, GPIO_GP_6_7, |
||||
GPIO_GP_6_8, GPIO_GP_6_9, GPIO_GP_6_10, GPIO_GP_6_11, |
||||
GPIO_GP_6_12, GPIO_GP_6_13, GPIO_GP_6_14, GPIO_GP_6_15, |
||||
GPIO_GP_6_16, |
||||
|
||||
GPIO_GP_7_0, GPIO_GP_7_1, GPIO_GP_7_2, GPIO_GP_7_3, |
||||
GPIO_GP_7_4, GPIO_GP_7_5, GPIO_GP_7_6, GPIO_GP_7_7, |
||||
GPIO_GP_7_8, GPIO_GP_7_9, GPIO_GP_7_10, GPIO_GP_7_11, |
||||
GPIO_GP_7_12, GPIO_GP_7_13, GPIO_GP_7_14, GPIO_GP_7_15, |
||||
GPIO_GP_7_16, |
||||
|
||||
GPIO_GP_8_0, GPIO_GP_8_1, GPIO_GP_8_2, GPIO_GP_8_3, |
||||
GPIO_GP_8_4, GPIO_GP_8_5, GPIO_GP_8_6, GPIO_GP_8_7, |
||||
GPIO_GP_8_8, GPIO_GP_8_9, GPIO_GP_8_10, GPIO_GP_8_11, |
||||
GPIO_GP_8_12, GPIO_GP_8_13, GPIO_GP_8_14, GPIO_GP_8_15, |
||||
GPIO_GP_8_16, |
||||
|
||||
GPIO_GP_9_0, GPIO_GP_9_1, GPIO_GP_9_2, GPIO_GP_9_3, |
||||
GPIO_GP_9_4, GPIO_GP_9_5, GPIO_GP_9_6, GPIO_GP_9_7, |
||||
GPIO_GP_9_8, GPIO_GP_9_9, GPIO_GP_9_10, GPIO_GP_9_11, |
||||
GPIO_GP_9_12, GPIO_GP_9_13, GPIO_GP_9_14, GPIO_GP_9_15, |
||||
GPIO_GP_9_16, |
||||
|
||||
GPIO_GP_10_0, GPIO_GP_10_1, GPIO_GP_10_2, GPIO_GP_10_3, |
||||
GPIO_GP_10_4, GPIO_GP_10_5, GPIO_GP_10_6, GPIO_GP_10_7, |
||||
GPIO_GP_10_8, GPIO_GP_10_9, GPIO_GP_10_10, GPIO_GP_10_11, |
||||
GPIO_GP_10_12, GPIO_GP_10_13, GPIO_GP_10_14, GPIO_GP_10_15, |
||||
GPIO_GP_10_16, GPIO_GP_10_17, GPIO_GP_10_18, GPIO_GP_10_19, |
||||
GPIO_GP_10_20, GPIO_GP_10_21, GPIO_GP_10_22, GPIO_GP_10_23, |
||||
GPIO_GP_10_24, GPIO_GP_10_25, GPIO_GP_10_26, GPIO_GP_10_27, |
||||
GPIO_GP_10_28, GPIO_GP_10_29, GPIO_GP_10_30, GPIO_GP_10_31, |
||||
|
||||
GPIO_GP_11_0, GPIO_GP_11_1, GPIO_GP_11_2, GPIO_GP_11_3, |
||||
GPIO_GP_11_4, GPIO_GP_11_5, GPIO_GP_11_6, GPIO_GP_11_7, |
||||
GPIO_GP_11_8, GPIO_GP_11_9, GPIO_GP_11_10, GPIO_GP_11_11, |
||||
GPIO_GP_11_12, GPIO_GP_11_13, GPIO_GP_11_14, GPIO_GP_11_15, |
||||
GPIO_GP_11_16, GPIO_GP_11_17, GPIO_GP_11_18, GPIO_GP_11_19, |
||||
GPIO_GP_11_20, GPIO_GP_11_21, GPIO_GP_11_22, GPIO_GP_11_23, |
||||
GPIO_GP_11_24, GPIO_GP_11_25, GPIO_GP_11_26, GPIO_GP_11_27, |
||||
GPIO_GP_11_28, GPIO_GP_11_29, |
||||
|
||||
GPIO_FN_DU1_DB2_C0_DATA12, GPIO_FN_DU1_DB3_C1_DATA13, |
||||
GPIO_FN_DU1_DB4_C2_DATA14, GPIO_FN_DU1_DB5_C3_DATA15, |
||||
GPIO_FN_DU1_DB6_C4, GPIO_FN_DU1_DB7_C5, GPIO_FN_DU1_EXHSYNC_DU1_HSYNC, GPIO_FN_DU1_EXVSYNC_DU1_VSYNC, |
||||
GPIO_FN_DU1_EXODDF_DU1_ODDF_DISP_CDE, GPIO_FN_DU1_DISP, GPIO_FN_DU1_CDE, |
||||
|
||||
GPIO_FN_D0, GPIO_FN_D1, GPIO_FN_D2, GPIO_FN_D3, GPIO_FN_D4, GPIO_FN_D5, |
||||
GPIO_FN_D6, GPIO_FN_D7, GPIO_FN_D8, GPIO_FN_D9, GPIO_FN_D10, GPIO_FN_D11, |
||||
GPIO_FN_D12, GPIO_FN_D13, GPIO_FN_D14, GPIO_FN_D15, GPIO_FN_A0, GPIO_FN_A1, |
||||
GPIO_FN_A2, GPIO_FN_A3, GPIO_FN_A4, GPIO_FN_A5, GPIO_FN_A6, GPIO_FN_A7, |
||||
GPIO_FN_A8, GPIO_FN_A9, GPIO_FN_A10, GPIO_FN_A11, GPIO_FN_A12, GPIO_FN_A13, |
||||
GPIO_FN_A14, GPIO_FN_A15, |
||||
|
||||
GPIO_FN_A16, GPIO_FN_A17, GPIO_FN_A18, GPIO_FN_A19, |
||||
GPIO_FN_CS1_A26, GPIO_FN_EX_CS0, GPIO_FN_EX_CS1, GPIO_FN_EX_CS2, |
||||
GPIO_FN_EX_CS3, GPIO_FN_EX_CS4, GPIO_FN_EX_CS5, GPIO_FN_BS, |
||||
GPIO_FN_RD, GPIO_FN_RD_WR, GPIO_FN_WE0, GPIO_FN_WE1, GPIO_FN_EX_WAIT0, |
||||
GPIO_FN_IRQ0, GPIO_FN_IRQ1, GPIO_FN_IRQ2, GPIO_FN_IRQ3, GPIO_FN_CS0, |
||||
|
||||
GPIO_FN_VI0_CLK, GPIO_FN_VI0_CLKENB, GPIO_FN_VI0_HSYNC, GPIO_FN_VI0_VSYNC, |
||||
GPIO_FN_VI0_D0_B0_C0, GPIO_FN_VI0_D1_B1_C1, GPIO_FN_VI0_D2_B2_C2, GPIO_FN_VI0_D3_B3_C3, |
||||
GPIO_FN_VI0_D4_B4_C4, GPIO_FN_VI0_D5_B5_C5, GPIO_FN_VI0_D6_B6_C6, GPIO_FN_VI0_D7_B7_C7, |
||||
GPIO_FN_VI0_D8_G0_Y0, GPIO_FN_VI0_D9_G1_Y1, GPIO_FN_VI0_D10_G2_Y2, GPIO_FN_VI0_D11_G3_Y3, |
||||
GPIO_FN_VI0_FIELD, |
||||
|
||||
GPIO_FN_VI1_CLK, GPIO_FN_VI1_CLKENB, GPIO_FN_VI1_HSYNC, |
||||
GPIO_FN_VI1_VSYNC, GPIO_FN_VI1_D0_B0_C0, GPIO_FN_VI1_D1_B1_C1, |
||||
GPIO_FN_VI1_D2_B2_C2, GPIO_FN_VI1_D3_B3_C3, GPIO_FN_VI1_D4_B4_C4, |
||||
GPIO_FN_VI1_D5_B5_C5, GPIO_FN_VI1_D6_B6_C6, GPIO_FN_VI1_D7_B7_C7, |
||||
GPIO_FN_VI1_D8_G0_Y0, GPIO_FN_VI1_D9_G1_Y1, GPIO_FN_VI1_D10_G2_Y2, |
||||
GPIO_FN_VI1_D11_G3_Y3, GPIO_FN_VI1_FIELD, |
||||
|
||||
GPIO_FN_VI3_D10_Y2, GPIO_FN_VI3_FIELD, |
||||
|
||||
GPIO_FN_VI4_CLK, |
||||
|
||||
GPIO_FN_VI5_CLK, GPIO_FN_VI5_D9_Y1, GPIO_FN_VI5_D10_Y2, GPIO_FN_VI5_D11_Y3, GPIO_FN_VI5_FIELD, |
||||
|
||||
GPIO_FN_HRTS0, GPIO_FN_HCTS1, GPIO_FN_SCK0, GPIO_FN_CTS0, GPIO_FN_RTS0, GPIO_FN_TX0, |
||||
GPIO_FN_RX0, GPIO_FN_SCK1, GPIO_FN_CTS1, GPIO_FN_RTS1, GPIO_FN_TX1, GPIO_FN_RX1, |
||||
GPIO_FN_SCIF_CLK, GPIO_FN_CAN0_TX, GPIO_FN_CAN0_RX, |
||||
GPIO_FN_CAN_CLK, GPIO_FN_CAN1_TX, GPIO_FN_CAN1_RX, |
||||
|
||||
GPIO_FN_SD0_CLK, GPIO_FN_SD0_CMD, GPIO_FN_SD0_DAT0, |
||||
GPIO_FN_SD0_DAT1, GPIO_FN_SD0_DAT2, GPIO_FN_SD0_DAT3, |
||||
GPIO_FN_SD0_CD, GPIO_FN_SD0_WP, GPIO_FN_ADICLK, |
||||
GPIO_FN_ADICS_SAMP, GPIO_FN_ADIDATA, GPIO_FN_ADICHS0, |
||||
GPIO_FN_ADICHS1, GPIO_FN_ADICHS2, GPIO_FN_AVS1, GPIO_FN_AVS2, |
||||
|
||||
GPIO_FN_DU0_DR0_DATA0, GPIO_FN_DU0_DR1_DATA1, GPIO_FN_DU0_DR2_Y4_DATA2, |
||||
GPIO_FN_DU0_DR3_Y5_DATA3, GPIO_FN_DU0_DR4_Y6_DATA4, GPIO_FN_DU0_DR5_Y7_DATA5, |
||||
GPIO_FN_DU0_DR6_Y8_DATA6, GPIO_FN_DU0_DR7_Y9_DATA7, GPIO_FN_DU0_DG0_DATA8, |
||||
GPIO_FN_DU0_DG1_DATA9, GPIO_FN_DU0_DG2_C6_DATA10, GPIO_FN_DU0_DG3_C7_DATA11, |
||||
GPIO_FN_DU0_DG4_Y0_DATA12, GPIO_FN_DU0_DG5_Y1_DATA13, GPIO_FN_DU0_DG6_Y2_DATA14, |
||||
GPIO_FN_DU0_DG7_Y3_DATA15, GPIO_FN_DU0_DB0, GPIO_FN_DU0_DB1, |
||||
GPIO_FN_DU0_DB2_C0, GPIO_FN_DU0_DB3_C1, GPIO_FN_DU0_DB4_C2, |
||||
GPIO_FN_DU0_DB5_C3, GPIO_FN_DU0_DB6_C4, GPIO_FN_DU0_DB7_C5, |
||||
|
||||
GPIO_FN_DU0_EXHSYNC_DU0_HSYNC, GPIO_FN_DU0_EXVSYNC_DU0_VSYNC, |
||||
GPIO_FN_DU0_EXODDF_DU0_ODDF_DISP_CDE, GPIO_FN_DU0_DISP, GPIO_FN_DU0_CDE, |
||||
GPIO_FN_DU1_DR2_Y4_DATA0, GPIO_FN_DU1_DR3_Y5_DATA1, GPIO_FN_DU1_DR4_Y6_DATA2, |
||||
GPIO_FN_DU1_DR5_Y7_DATA3, GPIO_FN_DU1_DR6_DATA4, GPIO_FN_DU1_DR7_DATA5, |
||||
GPIO_FN_DU1_DG2_C6_DATA6, GPIO_FN_DU1_DG3_C7_DATA7, GPIO_FN_DU1_DG4_Y0_DATA8, |
||||
GPIO_FN_DU1_DG5_Y1_DATA9, GPIO_FN_DU1_DG6_Y2_DATA10, GPIO_FN_DU1_DG7_Y3_DATA11, |
||||
GPIO_FN_A20, GPIO_FN_MOSI_IO0, GPIO_FN_A21, GPIO_FN_MISO_IO1, GPIO_FN_A22, GPIO_FN_IO2, |
||||
GPIO_FN_A23, GPIO_FN_IO3, GPIO_FN_A24, GPIO_FN_SPCLK, GPIO_FN_A25, GPIO_FN_SSL, |
||||
|
||||
GPIO_FN_VI2_CLK, GPIO_FN_AVB_RX_CLK, GPIO_FN_VI2_CLKENB, GPIO_FN_AVB_RX_DV, |
||||
GPIO_FN_VI2_HSYNC, GPIO_FN_AVB_RXD0, GPIO_FN_VI2_VSYNC, GPIO_FN_AVB_RXD1, |
||||
GPIO_FN_VI2_D0_C0, GPIO_FN_AVB_RXD2, GPIO_FN_VI2_D1_C1, GPIO_FN_AVB_RXD3, |
||||
GPIO_FN_VI2_D2_C2, GPIO_FN_AVB_RXD4, GPIO_FN_VI2_D3_C3, GPIO_FN_AVB_RXD5, |
||||
GPIO_FN_VI2_D4_C4, GPIO_FN_AVB_RXD6, GPIO_FN_VI2_D5_C5, GPIO_FN_AVB_RXD7, |
||||
GPIO_FN_VI2_D6_C6, GPIO_FN_AVB_RX_ER, GPIO_FN_VI2_D7_C7, GPIO_FN_AVB_COL, |
||||
GPIO_FN_VI2_D8_Y0, GPIO_FN_AVB_TXD3, GPIO_FN_VI2_D9_Y1, GPIO_FN_AVB_TX_EN, |
||||
GPIO_FN_VI2_D10_Y2, GPIO_FN_AVB_TXD0, GPIO_FN_VI2_D11_Y3, GPIO_FN_AVB_TXD1, |
||||
GPIO_FN_VI2_FIELD, GPIO_FN_AVB_TXD2, |
||||
|
||||
GPIO_FN_VI3_CLK, GPIO_FN_AVB_TX_CLK, GPIO_FN_VI3_CLKENB, GPIO_FN_AVB_TXD4, |
||||
GPIO_FN_VI3_HSYNC, GPIO_FN_AVB_TXD5, GPIO_FN_VI3_VSYNC, GPIO_FN_AVB_TXD6, |
||||
GPIO_FN_VI3_D0_C0, GPIO_FN_AVB_TXD7, GPIO_FN_VI3_D1_C1, GPIO_FN_AVB_TX_ER, |
||||
GPIO_FN_VI3_D2_C2, GPIO_FN_AVB_GTX_CLK, GPIO_FN_VI3_D3_C3, GPIO_FN_AVB_MDC, |
||||
GPIO_FN_VI3_D4_C4, GPIO_FN_AVB_MDIO, GPIO_FN_VI3_D5_C5, GPIO_FN_AVB_LINK, |
||||
GPIO_FN_VI3_D6_C6, GPIO_FN_AVB_MAGIC, GPIO_FN_VI3_D7_C7, GPIO_FN_AVB_PHY_INT, |
||||
GPIO_FN_VI3_D8_Y0, GPIO_FN_AVB_CRS, GPIO_FN_VI3_D9_Y1, GPIO_FN_AVB_GTXREFCLK, |
||||
GPIO_FN_VI3_D11_Y3, |
||||
|
||||
GPIO_FN_VI4_CLKENB, GPIO_FN_VI0_D12_G4_Y4, GPIO_FN_VI4_HSYNC, GPIO_FN_VI0_D13_G5_Y5, |
||||
GPIO_FN_VI4_VSYNC, GPIO_FN_VI0_D14_G6_Y6, GPIO_FN_VI4_D0_C0, GPIO_FN_VI0_D15_G7_Y7, |
||||
GPIO_FN_VI4_D1_C1, GPIO_FN_VI0_D16_R0, GPIO_FN_VI1_D12_G4_Y4_0, |
||||
GPIO_FN_VI4_D2_C2, GPIO_FN_VI0_D17_R1, GPIO_FN_VI1_D13_G5_Y5_0, |
||||
GPIO_FN_VI4_D3_C3, GPIO_FN_VI0_D18_R2, GPIO_FN_VI1_D14_G6_Y6_0, |
||||
GPIO_FN_VI4_D4_C4, GPIO_FN_VI0_D19_R3, GPIO_FN_VI1_D15_G7_Y7_0, |
||||
GPIO_FN_VI4_D5_C5, GPIO_FN_VI0_D20_R4, GPIO_FN_VI2_D12_Y4, |
||||
GPIO_FN_VI4_D6_C6, GPIO_FN_VI0_D21_R5, GPIO_FN_VI2_D13_Y5, |
||||
GPIO_FN_VI4_D7_C7, GPIO_FN_VI0_D22_R6, GPIO_FN_VI2_D14_Y6, |
||||
GPIO_FN_VI4_D8_Y0, GPIO_FN_VI0_D23_R7, GPIO_FN_VI2_D15_Y7, |
||||
GPIO_FN_VI4_D9_Y1, GPIO_FN_VI3_D12_Y4, GPIO_FN_VI4_D10_Y2, GPIO_FN_VI3_D13_Y5, |
||||
GPIO_FN_VI4_D11_Y3, GPIO_FN_VI3_D14_Y6, GPIO_FN_VI4_FIELD, GPIO_FN_VI3_D15_Y7, |
||||
|
||||
GPIO_FN_VI5_CLKENB, GPIO_FN_VI1_D12_G4_Y4_1, GPIO_FN_VI5_HSYNC, GPIO_FN_VI1_D13_G5_Y5_1, |
||||
GPIO_FN_VI5_VSYNC, GPIO_FN_VI1_D14_G6_Y6_1, GPIO_FN_VI5_D0_C0, GPIO_FN_VI1_D15_G7_Y7_1, |
||||
GPIO_FN_VI5_D1_C1, GPIO_FN_VI1_D16_R0, GPIO_FN_VI5_D2_C2, GPIO_FN_VI1_D17_R1, |
||||
GPIO_FN_VI5_D3_C3, GPIO_FN_VI1_D18_R2, GPIO_FN_VI5_D4_C4, GPIO_FN_VI1_D19_R3, |
||||
GPIO_FN_VI5_D5_C5, GPIO_FN_VI1_D20_R4, GPIO_FN_VI5_D6_C6, GPIO_FN_VI1_D21_R5, |
||||
GPIO_FN_VI5_D7_C7, GPIO_FN_VI1_D22_R6, GPIO_FN_VI5_D8_Y0, GPIO_FN_VI1_D23_R7, |
||||
|
||||
GPIO_FN_MSIOF0_SCK, GPIO_FN_HSCK0, GPIO_FN_MSIOF0_SYNC, GPIO_FN_HCTS0, |
||||
GPIO_FN_MSIOF0_TXD, GPIO_FN_HTX0, GPIO_FN_MSIOF0_RXD, GPIO_FN_HRX0, |
||||
GPIO_FN_MSIOF1_SCK, GPIO_FN_HSCK1, GPIO_FN_MSIOF1_SYNC, GPIO_FN_HRTS1, |
||||
GPIO_FN_MSIOF1_TXD, GPIO_FN_HTX1, GPIO_FN_MSIOF1_RXD, GPIO_FN_HRX1, |
||||
GPIO_FN_DRACK0, GPIO_FN_SCK2, GPIO_FN_DACK0, GPIO_FN_TX2, |
||||
GPIO_FN_DREQ0, GPIO_FN_RX2, GPIO_FN_DACK1, GPIO_FN_SCK3, |
||||
GPIO_FN_TX3, GPIO_FN_DREQ1, GPIO_FN_RX3, |
||||
|
||||
GPIO_FN_PWM0, GPIO_FN_TCLK1, GPIO_FN_FSO_CFE_0, |
||||
GPIO_FN_PWM1, GPIO_FN_TCLK2, GPIO_FN_FSO_CFE_1, |
||||
GPIO_FN_PWM2, GPIO_FN_TCLK3, GPIO_FN_FSO_TOE, |
||||
GPIO_FN_PWM3, GPIO_FN_PWM4, GPIO_FN_SSI_SCK3, GPIO_FN_TPU0TO0, |
||||
GPIO_FN_SSI_WS3, GPIO_FN_TPU0TO1, GPIO_FN_SSI_SDATA3, GPIO_FN_TPU0TO2, |
||||
GPIO_FN_SSI_SCK4, GPIO_FN_TPU0TO3, GPIO_FN_SSI_WS4, |
||||
GPIO_FN_SSI_SDATA4, GPIO_FN_AUDIO_CLKOUT, |
||||
GPIO_FN_AUDIO_CLKA, GPIO_FN_AUDIO_CLKB, |
||||
}; |
||||
|
||||
#endif /* __ASM_R8A7792_GPIO_H__ */ |
@ -0,0 +1,34 @@ |
||||
/*
|
||||
* arch/arm/include/asm/arch-rmobile/r8a7792.h |
||||
* |
||||
* Copyright (C) 2016 Renesas Electronics Corporation |
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0 |
||||
*/ |
||||
|
||||
#ifndef __ASM_ARCH_R8A7792_H |
||||
#define __ASM_ARCH_R8A7792_H |
||||
|
||||
#include "rcar-base.h" |
||||
|
||||
/* SH-I2C */ |
||||
#define CONFIG_SYS_I2C_SH_BASE2 0xE6520000 |
||||
#define CONFIG_SYS_I2C_SH_BASE3 0xE60B0000 |
||||
|
||||
/* Module stop control/status register bits */ |
||||
#define MSTP0_BITS 0x00400801 |
||||
#define MSTP1_BITS 0x9B6F987F |
||||
#define MSTP2_BITS 0x108CE100 |
||||
#define MSTP3_BITS 0x20004010 |
||||
#define MSTP4_BITS 0x80000184 |
||||
#define MSTP5_BITS 0x44C00004 |
||||
#define MSTP7_BITS 0x01BF0000 |
||||
#define MSTP8_BITS 0x1FE01FB0 |
||||
#define MSTP9_BITS 0xFE2BFFB2 |
||||
#define MSTP10_BITS 0x00001820 |
||||
#define MSTP11_BITS 0x00000008 |
||||
|
||||
/* SDHI */ |
||||
#define CONFIG_SYS_SH_SDHI_NR_CHANNEL 1 |
||||
|
||||
#endif /* __ASM_ARCH_R8A7792_H */ |
@ -0,0 +1,988 @@ |
||||
/*
|
||||
* arch/arm/include/asm/arch-rcar_gen3/r8a7795-gpio.h |
||||
* This file defines pin function control of gpio. |
||||
* |
||||
* Copyright (C) 2015 Renesas Electronics Corporation |
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0+ |
||||
*/ |
||||
#ifndef __ASM_R8A7795_GPIO_H__ |
||||
#define __ASM_R8A7795_GPIO_H__ |
||||
|
||||
/* Pin Function Controller:
|
||||
* GPIO_FN_xx - GPIO used to select pin function |
||||
* GPIO_GP_x_x - GPIO mapped to real I/O pin on CPU |
||||
*/ |
||||
enum { |
||||
GPIO_GP_0_0, GPIO_GP_0_1, GPIO_GP_0_2, GPIO_GP_0_3, |
||||
GPIO_GP_0_4, GPIO_GP_0_5, GPIO_GP_0_6, GPIO_GP_0_7, |
||||
GPIO_GP_0_8, GPIO_GP_0_9, GPIO_GP_0_10, GPIO_GP_0_11, |
||||
GPIO_GP_0_12, GPIO_GP_0_13, GPIO_GP_0_14, GPIO_GP_0_15, |
||||
|
||||
GPIO_GP_1_0, GPIO_GP_1_1, GPIO_GP_1_2, GPIO_GP_1_3, |
||||
GPIO_GP_1_4, GPIO_GP_1_5, GPIO_GP_1_6, GPIO_GP_1_7, |
||||
GPIO_GP_1_8, GPIO_GP_1_9, GPIO_GP_1_10, GPIO_GP_1_11, |
||||
GPIO_GP_1_12, GPIO_GP_1_13, GPIO_GP_1_14, GPIO_GP_1_15, |
||||
GPIO_GP_1_16, GPIO_GP_1_17, GPIO_GP_1_18, GPIO_GP_1_19, |
||||
GPIO_GP_1_20, GPIO_GP_1_21, GPIO_GP_1_22, GPIO_GP_1_23, |
||||
GPIO_GP_1_24, GPIO_GP_1_25, GPIO_GP_1_26, GPIO_GP_1_27, |
||||
|
||||
GPIO_GP_2_0, GPIO_GP_2_1, GPIO_GP_2_2, GPIO_GP_2_3, |
||||
GPIO_GP_2_4, GPIO_GP_2_5, GPIO_GP_2_6, GPIO_GP_2_7, |
||||
GPIO_GP_2_8, GPIO_GP_2_9, GPIO_GP_2_10, GPIO_GP_2_11, |
||||
GPIO_GP_2_12, GPIO_GP_2_13, GPIO_GP_2_14, |
||||
|
||||
GPIO_GP_3_0, GPIO_GP_3_1, GPIO_GP_3_2, GPIO_GP_3_3, |
||||
GPIO_GP_3_4, GPIO_GP_3_5, GPIO_GP_3_6, GPIO_GP_3_7, |
||||
GPIO_GP_3_8, GPIO_GP_3_9, GPIO_GP_3_10, GPIO_GP_3_11, |
||||
GPIO_GP_3_12, GPIO_GP_3_13, GPIO_GP_3_14, GPIO_GP_3_15, |
||||
|
||||
GPIO_GP_4_0, GPIO_GP_4_1, GPIO_GP_4_2, GPIO_GP_4_3, |
||||
GPIO_GP_4_4, GPIO_GP_4_5, GPIO_GP_4_6, GPIO_GP_4_7, |
||||
GPIO_GP_4_8, GPIO_GP_4_9, GPIO_GP_4_10, GPIO_GP_4_11, |
||||
GPIO_GP_4_12, GPIO_GP_4_13, GPIO_GP_4_14, GPIO_GP_4_15, |
||||
GPIO_GP_4_16, GPIO_GP_4_17, |
||||
|
||||
GPIO_GP_5_0, GPIO_GP_5_1, GPIO_GP_5_2, GPIO_GP_5_3, |
||||
GPIO_GP_5_4, GPIO_GP_5_5, GPIO_GP_5_6, GPIO_GP_5_7, |
||||
GPIO_GP_5_8, GPIO_GP_5_9, GPIO_GP_5_10, GPIO_GP_5_11, |
||||
GPIO_GP_5_12, GPIO_GP_5_13, GPIO_GP_5_14, GPIO_GP_5_15, |
||||
GPIO_GP_5_16, GPIO_GP_5_17, GPIO_GP_5_18, GPIO_GP_5_19, |
||||
GPIO_GP_5_20, GPIO_GP_5_21, GPIO_GP_5_22, GPIO_GP_5_23, |
||||
GPIO_GP_5_24, GPIO_GP_5_25, |
||||
|
||||
GPIO_GP_6_0, GPIO_GP_6_1, GPIO_GP_6_2, GPIO_GP_6_3, |
||||
GPIO_GP_6_4, GPIO_GP_6_5, GPIO_GP_6_6, GPIO_GP_6_7, |
||||
GPIO_GP_6_8, GPIO_GP_6_9, GPIO_GP_6_10, GPIO_GP_6_11, |
||||
GPIO_GP_6_12, GPIO_GP_6_13, GPIO_GP_6_14, GPIO_GP_6_15, |
||||
GPIO_GP_6_16, GPIO_GP_6_17, GPIO_GP_6_18, GPIO_GP_6_19, |
||||
GPIO_GP_6_20, GPIO_GP_6_21, GPIO_GP_6_22, GPIO_GP_6_23, |
||||
GPIO_GP_6_24, GPIO_GP_6_25, GPIO_GP_6_26, GPIO_GP_6_27, |
||||
GPIO_GP_6_28, GPIO_GP_6_29, GPIO_GP_6_30, GPIO_GP_6_31, |
||||
|
||||
GPIO_GP_7_0, GPIO_GP_7_1, GPIO_GP_7_2, GPIO_GP_7_3, |
||||
|
||||
/* GPSR0 */ |
||||
GPIO_GFN_D15, |
||||
GPIO_GFN_D14, |
||||
GPIO_GFN_D13, |
||||
GPIO_GFN_D12, |
||||
GPIO_GFN_D11, |
||||
GPIO_GFN_D10, |
||||
GPIO_GFN_D9, |
||||
GPIO_GFN_D8, |
||||
GPIO_GFN_D7, |
||||
GPIO_GFN_D6, |
||||
GPIO_GFN_D5, |
||||
GPIO_GFN_D4, |
||||
GPIO_GFN_D3, |
||||
GPIO_GFN_D2, |
||||
GPIO_GFN_D1, |
||||
GPIO_GFN_D0, |
||||
|
||||
/* GPSR1 */ |
||||
GPIO_GFN_EX_WAIT0_A, |
||||
GPIO_GFN_WE1x, |
||||
GPIO_GFN_WE0x, |
||||
GPIO_GFN_RD_WRx, |
||||
GPIO_GFN_RDx, |
||||
GPIO_GFN_BSx, |
||||
GPIO_GFN_CS1x_A26, |
||||
GPIO_GFN_CS0x, |
||||
GPIO_GFN_A19, |
||||
GPIO_GFN_A18, |
||||
GPIO_GFN_A17, |
||||
GPIO_GFN_A16, |
||||
GPIO_GFN_A15, |
||||
GPIO_GFN_A14, |
||||
GPIO_GFN_A13, |
||||
GPIO_GFN_A12, |
||||
GPIO_GFN_A11, |
||||
GPIO_GFN_A10, |
||||
GPIO_GFN_A9, |
||||
GPIO_GFN_A8, |
||||
GPIO_GFN_A7, |
||||
GPIO_GFN_A6, |
||||
GPIO_GFN_A5, |
||||
GPIO_GFN_A4, |
||||
GPIO_GFN_A3, |
||||
GPIO_GFN_A2, |
||||
GPIO_GFN_A1, |
||||
GPIO_GFN_A0, |
||||
|
||||
/* GPSR2 */ |
||||
GPIO_GFN_AVB_AVTP_CAPTURE_A, |
||||
GPIO_GFN_AVB_AVTP_MATCH_A, |
||||
GPIO_GFN_AVB_LINK, |
||||
GPIO_GFN_AVB_PHY_INT, |
||||
GPIO_GFN_AVB_MAGIC, |
||||
GPIO_GFN_AVB_MDC, |
||||
GPIO_GFN_PWM2_A, |
||||
GPIO_GFN_PWM1_A, |
||||
GPIO_GFN_PWM0, |
||||
GPIO_GFN_IRQ5, |
||||
GPIO_GFN_IRQ4, |
||||
GPIO_GFN_IRQ3, |
||||
GPIO_GFN_IRQ2, |
||||
GPIO_GFN_IRQ1, |
||||
GPIO_GFN_IRQ0, |
||||
|
||||
/* GPSR3 */ |
||||
GPIO_GFN_SD1_WP, |
||||
GPIO_GFN_SD1_CD, |
||||
GPIO_GFN_SD0_WP, |
||||
GPIO_GFN_SD0_CD, |
||||
GPIO_GFN_SD1_DAT3, |
||||
GPIO_GFN_SD1_DAT2, |
||||
GPIO_GFN_SD1_DAT1, |
||||
GPIO_GFN_SD1_DAT0, |
||||
GPIO_GFN_SD1_CMD, |
||||
GPIO_GFN_SD1_CLK, |
||||
GPIO_GFN_SD0_DAT3, |
||||
GPIO_GFN_SD0_DAT2, |
||||
GPIO_GFN_SD0_DAT1, |
||||
GPIO_GFN_SD0_DAT0, |
||||
GPIO_GFN_SD0_CMD, |
||||
GPIO_GFN_SD0_CLK, |
||||
|
||||
/* GPSR4 */ |
||||
GPIO_FN_SD3_DS, |
||||
GPIO_GFN_SD3_DAT7, |
||||
GPIO_GFN_SD3_DAT6, |
||||
GPIO_GFN_SD3_DAT5, |
||||
GPIO_GFN_SD3_DAT4, |
||||
GPIO_FN_SD3_DAT3, |
||||
GPIO_FN_SD3_DAT2, |
||||
GPIO_FN_SD3_DAT1, |
||||
GPIO_FN_SD3_DAT0, |
||||
GPIO_FN_SD3_CMD, |
||||
GPIO_FN_SD3_CLK, |
||||
GPIO_GFN_SD2_DS, |
||||
GPIO_GFN_SD2_DAT3, |
||||
GPIO_GFN_SD2_DAT2, |
||||
GPIO_GFN_SD2_DAT1, |
||||
GPIO_GFN_SD2_DAT0, |
||||
GPIO_FN_SD2_CMD, |
||||
GPIO_GFN_SD2_CLK, |
||||
|
||||
/* GPSR5 */ |
||||
GPIO_GFN_MLB_DAT, |
||||
GPIO_GFN_MLB_SIG, |
||||
GPIO_GFN_MLB_CLK, |
||||
GPIO_FN_MSIOF0_RXD, |
||||
GPIO_GFN_MSIOF0_SS2, |
||||
GPIO_FN_MSIOF0_TXD, |
||||
GPIO_GFN_MSIOF0_SS1, |
||||
GPIO_GFN_MSIOF0_SYNC, |
||||
GPIO_FN_MSIOF0_SCK, |
||||
GPIO_GFN_HRTS0x, |
||||
GPIO_GFN_HCTS0x, |
||||
GPIO_GFN_HTX0, |
||||
GPIO_GFN_HRX0, |
||||
GPIO_GFN_HSCK0, |
||||
GPIO_GFN_RX2_A, |
||||
GPIO_GFN_TX2_A, |
||||
GPIO_GFN_SCK2, |
||||
GPIO_GFN_RTS1x_TANS, |
||||
GPIO_GFN_CTS1x, |
||||
GPIO_GFN_TX1_A, |
||||
GPIO_GFN_RX1_A, |
||||
GPIO_GFN_RTS0x_TANS, |
||||
GPIO_GFN_CTS0x, |
||||
GPIO_GFN_TX0, |
||||
GPIO_GFN_RX0, |
||||
GPIO_GFN_SCK0, |
||||
|
||||
/* GPSR6 */ |
||||
GPIO_GFN_USB31_OVC, |
||||
GPIO_GFN_USB31_PWEN, |
||||
GPIO_GFN_USB30_OVC, |
||||
GPIO_GFN_USB30_PWEN, |
||||
GPIO_GFN_USB1_OVC, |
||||
GPIO_GFN_USB1_PWEN, |
||||
GPIO_GFN_USB0_OVC, |
||||
GPIO_GFN_USB0_PWEN, |
||||
GPIO_GFN_AUDIO_CLKB_B, |
||||
GPIO_GFN_AUDIO_CLKA_A, |
||||
GPIO_GFN_SSI_SDATA9_A, |
||||
GPIO_GFN_SSI_SDATA8, |
||||
GPIO_GFN_SSI_SDATA7, |
||||
GPIO_GFN_SSI_WS78, |
||||
GPIO_GFN_SSI_SCK78, |
||||
GPIO_GFN_SSI_SDATA6, |
||||
GPIO_GFN_SSI_WS6, |
||||
GPIO_GFN_SSI_SCK6, |
||||
GPIO_FN_SSI_SDATA5, |
||||
GPIO_FN_SSI_WS5, |
||||
GPIO_FN_SSI_SCK5, |
||||
GPIO_GFN_SSI_SDATA4, |
||||
GPIO_GFN_SSI_WS4, |
||||
GPIO_GFN_SSI_SCK4, |
||||
GPIO_GFN_SSI_SDATA3, |
||||
GPIO_GFN_SSI_WS34, |
||||
GPIO_GFN_SSI_SCK34, |
||||
GPIO_GFN_SSI_SDATA2_A, |
||||
GPIO_GFN_SSI_SDATA1_A, |
||||
GPIO_GFN_SSI_SDATA0, |
||||
GPIO_GFN_SSI_WS0129, |
||||
GPIO_GFN_SSI_SCK0129, |
||||
|
||||
/* GPSR7 */ |
||||
GPIO_FN_HDMI1_CEC, |
||||
GPIO_FN_HDMI0_CEC, |
||||
GPIO_FN_AVS2, |
||||
GPIO_FN_AVS1, |
||||
|
||||
/* IPSR0 */ |
||||
GPIO_IFN_AVB_MDC, |
||||
GPIO_FN_MSIOF2_SS2_C, |
||||
GPIO_IFN_AVB_MAGIC, |
||||
GPIO_FN_MSIOF2_S1_C, |
||||
GPIO_FN_SCK4_A, |
||||
GPIO_IFN_AVB_PHY_INT, |
||||
GPIO_FN_MSIOF2_SYNC_C, |
||||
GPIO_FN_RX4_A, |
||||
GPIO_IFN_AVB_LINK, |
||||
GPIO_FN_MSIOF2_SCK_C, |
||||
GPIO_FN_TX4_A, |
||||
GPIO_IFN_AVB_AVTP_MATCH_A, |
||||
GPIO_FN_MSIOF2_RXD_C, |
||||
GPIO_FN_CTS4x_A, |
||||
GPIO_IFN_AVB_AVTP_CAPTURE_A, |
||||
GPIO_FN_MSIOF2_TXD_C, |
||||
GPIO_FN_RTS4x_TANS_A, |
||||
GPIO_IFN_IRQ0, |
||||
GPIO_FN_QPOLB, |
||||
GPIO_FN_DU_CDE, |
||||
GPIO_FN_VI4_DATA0_B, |
||||
GPIO_FN_CAN0_TX_B, |
||||
GPIO_FN_CANFD0_TX_B, |
||||
GPIO_IFN_IRQ1, |
||||
GPIO_FN_QPOLA, |
||||
GPIO_FN_DU_DISP, |
||||
GPIO_FN_VI4_DATA1_B, |
||||
GPIO_FN_CAN0_RX_B, |
||||
GPIO_FN_CANFD0_RX_B, |
||||
|
||||
/* IPSR1 */ |
||||
GPIO_IFN_IRQ2, |
||||
GPIO_FN_QCPV_QDE, |
||||
GPIO_FN_DU_EXODDF_DU_ODDF_DISP_CDE, |
||||
GPIO_FN_VI4_DATA2_B, |
||||
GPIO_FN_PWM3_B, |
||||
GPIO_IFN_IRQ3, |
||||
GPIO_FN_QSTVB_QVE, |
||||
GPIO_FN_A25, |
||||
GPIO_FN_DU_DOTCLKOUT1, |
||||
GPIO_FN_VI4_DATA3_B, |
||||
GPIO_FN_PWM4_B, |
||||
GPIO_IFN_IRQ4, |
||||
GPIO_FN_QSTH_QHS, |
||||
GPIO_FN_A24, |
||||
GPIO_FN_DU_EXHSYNC_DU_HSYNC, |
||||
GPIO_FN_VI4_DATA4_B, |
||||
GPIO_FN_PWM5_B, |
||||
GPIO_IFN_IRQ5, |
||||
GPIO_FN_QSTB_QHE, |
||||
GPIO_FN_A23, |
||||
GPIO_FN_DU_EXVSYNC_DU_VSYNC, |
||||
GPIO_FN_VI4_DATA5_B, |
||||
GPIO_FN_PWM6_B, |
||||
GPIO_IFN_PWM0, |
||||
GPIO_FN_AVB_AVTP_PPS, |
||||
GPIO_FN_A22, |
||||
GPIO_FN_VI4_DATA6_B, |
||||
GPIO_FN_IECLK_B, |
||||
GPIO_IFN_PWM1_A, |
||||
GPIO_FN_A21, |
||||
GPIO_FN_HRX3_D, |
||||
GPIO_FN_VI4_DATA7_B, |
||||
GPIO_FN_IERX_B, |
||||
GPIO_IFN_PWM2_A, |
||||
GPIO_FN_PWMFSW0, |
||||
GPIO_FN_A20, |
||||
GPIO_FN_HTX3_D, |
||||
GPIO_FN_IETX_B, |
||||
GPIO_IFN_A0, |
||||
GPIO_FN_LCDOUT16, |
||||
GPIO_FN_MSIOF3_SYNC_B, |
||||
GPIO_FN_VI4_DATA8, |
||||
GPIO_FN_DU_DB0, |
||||
GPIO_FN_PWM3_A, |
||||
|
||||
/* IPSR2 */ |
||||
GPIO_IFN_A1, |
||||
GPIO_FN_LCDOUT17, |
||||
GPIO_FN_MSIOF3_TXD_B, |
||||
GPIO_FN_VI4_DATA9, |
||||
GPIO_FN_DU_DB1, |
||||
GPIO_FN_PWM4_A, |
||||
GPIO_IFN_A2, |
||||
GPIO_FN_LCDOUT18, |
||||
GPIO_FN_MSIOF3_SCK_B, |
||||
GPIO_FN_VI4_DATA10, |
||||
GPIO_FN_DU_DB2, |
||||
GPIO_FN_PWM5_A, |
||||
GPIO_IFN_A3, |
||||
GPIO_FN_LCDOUT19, |
||||
GPIO_FN_MSIOF3_RXD_B, |
||||
GPIO_FN_VI4_DATA11, |
||||
GPIO_FN_DU_DB3, |
||||
GPIO_FN_PWM6_A, |
||||
GPIO_IFN_A4, |
||||
GPIO_FN_LCDOUT20, |
||||
GPIO_FN_MSIOF3_SS1_B, |
||||
GPIO_FN_VI4_DATA12, |
||||
GPIO_FN_VI5_DATA12, |
||||
GPIO_FN_DU_DB4, |
||||
GPIO_IFN_A5, |
||||
GPIO_FN_LCDOUT21, |
||||
GPIO_FN_MSIOF3_SS2_B, |
||||
GPIO_FN_SCK4_B, |
||||
GPIO_FN_VI4_DATA13, |
||||
GPIO_FN_VI5_DATA13, |
||||
GPIO_FN_DU_DB5, |
||||
GPIO_IFN_A6, |
||||
GPIO_FN_LCDOUT22, |
||||
GPIO_FN_MSIOF2_SS1_A, |
||||
GPIO_FN_RX4_B, |
||||
GPIO_FN_VI4_DATA14, |
||||
GPIO_FN_VI5_DATA14, |
||||
GPIO_FN_DU_DB6, |
||||
GPIO_IFN_A7, |
||||
GPIO_FN_LCDOUT23, |
||||
GPIO_FN_MSIOF2_SS2_A, |
||||
GPIO_FN_TX4_B, |
||||
GPIO_FN_VI4_DATA15, |
||||
GPIO_FN_V15_DATA15, |
||||
GPIO_FN_DU_DB7, |
||||
GPIO_IFN_A8, |
||||
GPIO_FN_RX3_B, |
||||
GPIO_FN_MSIOF2_SYNC_A, |
||||
GPIO_FN_HRX4_B, |
||||
GPIO_FN_SDA6_A, |
||||
GPIO_FN_AVB_AVTP_MATCH_B, |
||||
GPIO_FN_PWM1_B, |
||||
|
||||
/* IPSR3 */ |
||||
GPIO_IFN_A9, |
||||
GPIO_FN_MSIOF2_SCK_A, |
||||
GPIO_FN_CTS4x_B, |
||||
GPIO_FN_VI5_VSYNCx, |
||||
GPIO_IFN_A10, |
||||
GPIO_FN_MSIOF2_RXD_A, |
||||
GPIO_FN_RTS4n_TANS_B, |
||||
GPIO_FN_VI5_HSYNCx, |
||||
GPIO_IFN_A11, |
||||
GPIO_FN_TX3_B, |
||||
GPIO_FN_MSIOF2_TXD_A, |
||||
GPIO_FN_HTX4_B, |
||||
GPIO_FN_HSCK4, |
||||
GPIO_FN_VI5_FIELD, |
||||
GPIO_FN_SCL6_A, |
||||
GPIO_FN_AVB_AVTP_CAPTURE_B, |
||||
GPIO_FN_PWM2_B, |
||||
GPIO_FN_SPV_EVEN, |
||||
GPIO_IFN_A12, |
||||
GPIO_FN_LCDOUT12, |
||||
GPIO_FN_MSIOF3_SCK_C, |
||||
GPIO_FN_HRX4_A, |
||||
GPIO_FN_VI5_DATA8, |
||||
GPIO_FN_DU_DG4, |
||||
GPIO_IFN_A13, |
||||
GPIO_FN_LCDOUT13, |
||||
GPIO_FN_MSIOF3_SYNC_C, |
||||
GPIO_FN_HTX4_A, |
||||
GPIO_FN_VI5_DATA9, |
||||
GPIO_FN_DU_DG5, |
||||
GPIO_IFN_A14, |
||||
GPIO_FN_LCDOUT14, |
||||
GPIO_FN_MSIOF3_RXD_C, |
||||
GPIO_FN_HCTS4x, |
||||
GPIO_FN_VI5_DATA10, |
||||
GPIO_FN_DU_DG6, |
||||
GPIO_IFN_A15, |
||||
GPIO_FN_LCDOUT15, |
||||
GPIO_FN_MSIOF3_TXD_C, |
||||
GPIO_FN_HRTS4x, |
||||
GPIO_FN_VI5_DATA11, |
||||
GPIO_FN_DU_DG7, |
||||
GPIO_IFN_A16, |
||||
GPIO_FN_LCDOUT8, |
||||
GPIO_FN_VI4_FIELD, |
||||
GPIO_FN_DU_DG0, |
||||
|
||||
/* IPSR4 */ |
||||
GPIO_IFN_A17, |
||||
GPIO_FN_LCDOUT9, |
||||
GPIO_FN_VI4_VSYNCx, |
||||
GPIO_FN_DU_DG1, |
||||
GPIO_IFN_A18, |
||||
GPIO_FN_LCDOUT10, |
||||
GPIO_FN_VI4_HSYNCx, |
||||
GPIO_FN_DU_DG2, |
||||
GPIO_IFN_A19, |
||||
GPIO_FN_LCDOUT11, |
||||
GPIO_FN_VI4_CLKENB, |
||||
GPIO_FN_DU_DG3, |
||||
GPIO_IFN_CS0x, |
||||
GPIO_FN_VI5_CLKENB, |
||||
GPIO_IFN_CS1x_A26, |
||||
GPIO_FN_VI5_CLK, |
||||
GPIO_FN_EX_WAIT0_B, |
||||
GPIO_IFN_BSx, |
||||
GPIO_FN_QSTVA_QVS, |
||||
GPIO_FN_MSIOF3_SCK_D, |
||||
GPIO_FN_SCK3, |
||||
GPIO_FN_HSCK3, |
||||
GPIO_FN_CAN1_TX, |
||||
GPIO_FN_CANFD1_TX, |
||||
GPIO_FN_IETX_A, |
||||
GPIO_IFN_RDx, |
||||
GPIO_FN_MSIOF3_SYNC_D, |
||||
GPIO_FN_RX3_A, |
||||
GPIO_FN_HRX3_A, |
||||
GPIO_FN_CAN0_TX_A, |
||||
GPIO_FN_CANFD0_TX_A, |
||||
GPIO_IFN_RD_WRx, |
||||
GPIO_FN_MSIOF3_RXD_D, |
||||
GPIO_FN_TX3_A, |
||||
GPIO_FN_HTX3_A, |
||||
GPIO_FN_CAN0_RX_A, |
||||
GPIO_FN_CANFD0_RX_A, |
||||
|
||||
/* IPSR5 */ |
||||
GPIO_IFN_WE0x, |
||||
GPIO_FN_MSIIOF3_TXD_D, |
||||
GPIO_FN_CTS3x, |
||||
GPIO_FN_HCTS3x, |
||||
GPIO_FN_SCL6_B, |
||||
GPIO_FN_CAN_CLK, |
||||
GPIO_FN_IECLK_A, |
||||
GPIO_IFN_WE1x, |
||||
GPIO_FN_MSIOF3_SS1_D, |
||||
GPIO_FN_RTS3x_TANS, |
||||
GPIO_FN_HRTS3x, |
||||
GPIO_FN_SDA6_B, |
||||
GPIO_FN_CAN1_RX, |
||||
GPIO_FN_CANFD1_RX, |
||||
GPIO_FN_IERX_A, |
||||
GPIO_IFN_EX_WAIT0_A, |
||||
GPIO_FN_QCLK, |
||||
GPIO_FN_VI4_CLK, |
||||
GPIO_FN_DU_DOTCLKOUT0, |
||||
GPIO_IFN_D0, |
||||
GPIO_FN_MSIOF2_SS1_B, |
||||
GPIO_FN_MSIOF3_SCK_A, |
||||
GPIO_FN_VI4_DATA16, |
||||
GPIO_FN_VI5_DATA0, |
||||
GPIO_IFN_D1, |
||||
GPIO_FN_MSIOF2_SS2_B, |
||||
GPIO_FN_MSIOF3_SYNC_A, |
||||
GPIO_FN_VI4_DATA17, |
||||
GPIO_FN_VI5_DATA1, |
||||
GPIO_IFN_D2, |
||||
GPIO_FN_MSIOF3_RXD_A, |
||||
GPIO_FN_VI4_DATA18, |
||||
GPIO_FN_VI5_DATA2, |
||||
GPIO_IFN_D3, |
||||
GPIO_FN_MSIOF3_TXD_A, |
||||
GPIO_FN_VI4_DATA19, |
||||
GPIO_FN_VI5_DATA3, |
||||
GPIO_IFN_D4, |
||||
GPIO_FN_MSIOF2_SCK_B, |
||||
GPIO_FN_VI4_DATA20, |
||||
GPIO_FN_VI5_DATA4, |
||||
|
||||
/* IPSR6 */ |
||||
GPIO_IFN_D5, |
||||
GPIO_FN_MSIOF2_SYNC_B, |
||||
GPIO_FN_VI4_DATA21, |
||||
GPIO_FN_VI5_DATA5, |
||||
GPIO_IFN_D6, |
||||
GPIO_FN_MSIOF2_RXD_B, |
||||
GPIO_FN_VI4_DATA22, |
||||
GPIO_FN_VI5_DATA6, |
||||
GPIO_IFN_D7, |
||||
GPIO_FN_MSIOF2_TXD_B, |
||||
GPIO_FN_VI4_DATA23, |
||||
GPIO_FN_VI5_DATA7, |
||||
GPIO_IFN_D8, |
||||
GPIO_FN_LCDOUT0, |
||||
GPIO_FN_MSIOF2_SCK_D, |
||||
GPIO_FN_SCK4_C, |
||||
GPIO_FN_VI4_DATA0_A, |
||||
GPIO_FN_DU_DR0, |
||||
GPIO_IFN_D9, |
||||
GPIO_FN_LCDOUT1, |
||||
GPIO_FN_MSIOF2_SYNC_D, |
||||
GPIO_FN_VI4_DATA1_A, |
||||
GPIO_FN_DU_DR1, |
||||
GPIO_IFN_D10, |
||||
GPIO_FN_LCDOUT2, |
||||
GPIO_FN_MSIOF2_RXD_D, |
||||
GPIO_FN_HRX3_B, |
||||
GPIO_FN_VI4_DATA2_A, |
||||
GPIO_FN_CTS4x_C, |
||||
GPIO_FN_DU_DR2, |
||||
GPIO_IFN_D11, |
||||
GPIO_FN_LCDOUT3, |
||||
GPIO_FN_MSIOF2_TXD_D, |
||||
GPIO_FN_HTX3_B, |
||||
GPIO_FN_VI4_DATA3_A, |
||||
GPIO_FN_RTS4x_TANS_C, |
||||
GPIO_FN_DU_DR3, |
||||
GPIO_IFN_D12, |
||||
GPIO_FN_LCDOUT4, |
||||
GPIO_FN_MSIOF2_SS1_D, |
||||
GPIO_FN_RX4_C, |
||||
GPIO_FN_VI4_DATA4_A, |
||||
GPIO_FN_DU_DR4, |
||||
|
||||
/* IPSR7 */ |
||||
GPIO_IFN_D13, |
||||
GPIO_FN_LCDOUT5, |
||||
GPIO_FN_MSIOF2_SS2_D, |
||||
GPIO_FN_TX4_C, |
||||
GPIO_FN_VI4_DATA5_A, |
||||
GPIO_FN_DU_DR5, |
||||
GPIO_IFN_D14, |
||||
GPIO_FN_LCDOUT6, |
||||
GPIO_FN_MSIOF3_SS1_A, |
||||
GPIO_FN_HRX3_C, |
||||
GPIO_FN_VI4_DATA6_A, |
||||
GPIO_FN_DU_DR6, |
||||
GPIO_FN_SCL6_C, |
||||
GPIO_IFN_D15, |
||||
GPIO_FN_LCDOUT7, |
||||
GPIO_FN_MSIOF3_SS2_A, |
||||
GPIO_FN_HTX3_C, |
||||
GPIO_FN_VI4_DATA7_A, |
||||
GPIO_FN_DU_DR7, |
||||
GPIO_FN_SDA6_C, |
||||
GPIO_FN_FSCLKST, |
||||
GPIO_IFN_SD0_CLK, |
||||
GPIO_FN_MSIOF1_SCK_E, |
||||
GPIO_FN_STP_OPWM_0_B, |
||||
GPIO_IFN_SD0_CMD, |
||||
GPIO_FN_MSIOF1_SYNC_E, |
||||
GPIO_FN_STP_IVCXO27_0_B, |
||||
GPIO_IFN_SD0_DAT0, |
||||
GPIO_FN_MSIOF1_RXD_E, |
||||
GPIO_FN_TS_SCK0_B, |
||||
GPIO_FN_STP_ISCLK_0_B, |
||||
GPIO_IFN_SD0_DAT1, |
||||
GPIO_FN_MSIOF1_TXD_E, |
||||
GPIO_FN_TS_SPSYNC0_B, |
||||
GPIO_FN_STP_ISSYNC_0_B, |
||||
|
||||
/* IPSR8 */ |
||||
GPIO_IFN_SD0_DAT2, |
||||
GPIO_FN_MSIOF1_SS1_E, |
||||
GPIO_FN_TS_SDAT0_B, |
||||
GPIO_FN_STP_ISD_0_B, |
||||
GPIO_IFN_SD0_DAT3, |
||||
GPIO_FN_MSIOF1_SS2_E, |
||||
GPIO_FN_TS_SDEN0_B, |
||||
GPIO_FN_STP_ISEN_0_B, |
||||
GPIO_IFN_SD1_CLK, |
||||
GPIO_FN_MSIOF1_SCK_G, |
||||
GPIO_FN_SIM0_CLK_A, |
||||
|
||||
GPIO_IFN_SD1_CMD, |
||||
GPIO_FN_MSIOF1_SYNC_G, |
||||
GPIO_FN_SIM0_D_A, |
||||
GPIO_FN_STP_IVCXO27_1_B, |
||||
|
||||
GPIO_IFN_SD1_DAT0, |
||||
GPIO_FN_SD2_DAT4, |
||||
GPIO_FN_MSIOF1_RXD_G, |
||||
GPIO_FN_TS_SCK1_B, |
||||
GPIO_FN_STP_ISCLK_1_B, |
||||
|
||||
GPIO_IFN_SD1_DAT1, |
||||
GPIO_FN_SD2_DAT5, |
||||
GPIO_FN_MSIOF1_TXD_G, |
||||
GPIO_FN_TS_SPSYNC1_B, |
||||
GPIO_FN_STP_ISSYNC_1_B, |
||||
|
||||
GPIO_IFN_SD1_DAT2, |
||||
GPIO_FN_SD2_DAT6, |
||||
GPIO_FN_MSIOF1_SS1_G, |
||||
GPIO_FN_TS_SDAT1_B, |
||||
GPIO_FN_STP_IOD_1_B, |
||||
GPIO_IFN_SD1_DAT3, |
||||
GPIO_FN_SD2_DAT7, |
||||
GPIO_FN_MSIOF1_SS2_G, |
||||
GPIO_FN_TS_SDEN1_B, |
||||
GPIO_FN_STP_ISEN_1_B, |
||||
|
||||
/* IPSR9 */ |
||||
GPIO_IFN_SD2_CLK, |
||||
GPIO_FN_SCKZ_A, |
||||
GPIO_IFN_SD2_DAT0, |
||||
GPIO_FN_MTSx_A, |
||||
GPIO_IFN_SD2_DAT1, |
||||
GPIO_FN_STMx_A, |
||||
GPIO_IFN_SD2_DAT2, |
||||
GPIO_FN_MDATA_A, |
||||
GPIO_IFN_SD2_DAT3, |
||||
GPIO_FN_SDATA_A, |
||||
GPIO_IFN_SD2_DS, |
||||
GPIO_FN_SATA_DEVSLP_B, |
||||
GPIO_FN_VSP_A, |
||||
GPIO_IFN_SD3_DAT4, |
||||
GPIO_FN_SD2_CD_A, |
||||
GPIO_IFN_SD3_DAT5, |
||||
GPIO_FN_SD2_WP_A, |
||||
|
||||
/* IPSR10 */ |
||||
GPIO_IFN_SD3_DAT6, |
||||
GPIO_FN_SD3_CD, |
||||
GPIO_IFN_SD3_DAT7, |
||||
GPIO_FN_SD3_WP, |
||||
GPIO_IFN_SD0_CD, |
||||
GPIO_FN_SCL2_B, |
||||
GPIO_FN_SIM0_RST_A, |
||||
GPIO_IFN_SD0_WP, |
||||
GPIO_FN_SDA2_B, |
||||
GPIO_IFN_SD1_CD, |
||||
GPIO_FN_SIM0_CLK_B, |
||||
GPIO_IFN_SD1_WP, |
||||
GPIO_FN_SIM0_D_B, |
||||
GPIO_IFN_SCK0, |
||||
GPIO_FN_HSCK1_B, |
||||
GPIO_FN_MSIOF1_SS2_B, |
||||
GPIO_FN_AUDIO_CLKC_B, |
||||
GPIO_FN_SDA2_A, |
||||
GPIO_FN_SIM0_RST_B, |
||||
GPIO_FN_STP_OPWM__C, |
||||
GPIO_FN_RIF0_CLK_B, |
||||
GPIO_FN_ADICHS2, |
||||
GPIO_IFN_RX0, |
||||
GPIO_FN_HRX1_B, |
||||
GPIO_FN_TS_SCK0_C, |
||||
GPIO_FN_STP_ISCLK_0_C, |
||||
GPIO_FN_RIF0_D0_B, |
||||
|
||||
/* IPSR11 */ |
||||
GPIO_IFN_TX0, |
||||
GPIO_FN_HTX1_B, |
||||
GPIO_FN_TS_SPSYNC0_C, |
||||
GPIO_FN_STP_ISSYNC_0_C, |
||||
GPIO_FN_RIF0_D1_B, |
||||
GPIO_IFN_CTS0x, |
||||
GPIO_FN_HCTS1x_B, |
||||
GPIO_FN_MSIOF1_SYNC_B, |
||||
GPIO_FN_TS_SPSYNC1_C, |
||||
GPIO_FN_STP_ISSYNC_1_C, |
||||
GPIO_FN_RIF1_SYNC_B, |
||||
GPIO_FN_AUDIO_CLKOUT_C, |
||||
GPIO_FN_ADICS_SAMP, |
||||
GPIO_IFN_RTS0x_TANS, |
||||
GPIO_FN_HRTS1x_B, |
||||
GPIO_FN_MSIOF1_SS1_B, |
||||
GPIO_FN_AUDIO_CLKA_B, |
||||
GPIO_FN_SCL2_A, |
||||
GPIO_FN_STP_IVCXO27_1_C, |
||||
GPIO_FN_RIF0_SYNC_B, |
||||
GPIO_FN_ADICHS1, |
||||
GPIO_IFN_RX1_A, |
||||
GPIO_FN_HRX1_A, |
||||
GPIO_FN_TS_SDAT0_C, |
||||
GPIO_FN_STP_IDS_0_C, |
||||
GPIO_FN_RIF1_CLK_C, |
||||
GPIO_IFN_TX1_A, |
||||
GPIO_FN_HTX1_A, |
||||
GPIO_FN_TS_SDEN0_C, |
||||
GPIO_FN_STP_ISEN_0_C, |
||||
GPIO_FN_RIF1_D0_C, |
||||
GPIO_IFN_CTS1x, |
||||
GPIO_FN_HCTS1x_A, |
||||
GPIO_FN_MSIOF1_RXD_B, |
||||
GPIO_FN_TS_SDEN1_C, |
||||
GPIO_FN_STP_ISEN_1_C, |
||||
GPIO_FN_RIF1_D0_B, |
||||
GPIO_FN_ADIDATA, |
||||
GPIO_IFN_RTS1x_TANS, |
||||
GPIO_FN_HRTS1x_A, |
||||
GPIO_FN_MSIOF1_TXD_B, |
||||
GPIO_FN_TS_SDAT1_C, |
||||
GPIO_FN_STP_ISD_1_C, |
||||
GPIO_FN_RIF1_D1_B, |
||||
GPIO_FN_ADICHS0, |
||||
GPIO_IFN_SCK2, |
||||
GPIO_FN_SCIF_CLK_B, |
||||
GPIO_FN_MSIOF1_SCK_B, |
||||
GPIO_FN_TS_SCK1_C, |
||||
GPIO_FN_STP_ISCLK_1_C, |
||||
GPIO_FN_RIF1_CLK_B, |
||||
GPIO_FN_ADICLK, |
||||
|
||||
/* IPSR12 */ |
||||
GPIO_IFN_TX2_A, |
||||
GPIO_FN_SD2_CD_B, |
||||
GPIO_FN_SCL1_A, |
||||
GPIO_FN_RSD_CLK_B, |
||||
GPIO_FN_FMCLK_A, |
||||
GPIO_FN_RIF1_D1_C, |
||||
GPIO_FN_FSO_CFE_0_B, |
||||
GPIO_IFN_RX2_A, |
||||
GPIO_FN_SD2_WP_B, |
||||
GPIO_FN_SDA1_A, |
||||
GPIO_FN_RDS_DATA_B, |
||||
GPIO_FN_RMIN_A, |
||||
GPIO_FN_RIF1_SYNC_C, |
||||
GPIO_FN_FSO_CEF_1_B, |
||||
GPIO_IFN_HSCK0, |
||||
GPIO_FN_MSIOF1_SCK_D, |
||||
GPIO_FN_AUDIO_CLKB_A, |
||||
GPIO_FN_SSI_SDATA1_B, |
||||
GPIO_FN_TS_SCK0_D, |
||||
GPIO_FN_STP_ISCLK_0_D, |
||||
GPIO_FN_RIF0_CLK_C, |
||||
GPIO_FN_AD_CLK, |
||||
GPIO_IFN_HRX0, |
||||
GPIO_FN_MSIOF1_RXD_D, |
||||
GPIO_FN_SS1_SDATA2_B, |
||||
GPIO_FN_TS_SDEN0_D, |
||||
GPIO_FN_STP_ISEN_0_D, |
||||
GPIO_FN_RIF0_D0_C, |
||||
GPIO_FN_AD_DI, |
||||
GPIO_IFN_HTX0, |
||||
GPIO_FN_MSIOF1_TXD_D, |
||||
GPIO_FN_SSI_SDATA9_B, |
||||
GPIO_FN_TS_SDAT0_D, |
||||
GPIO_FN_STP_ISD_0_D, |
||||
GPIO_FN_RIF0_D1_C, |
||||
GPIO_FN_AD_DO, |
||||
GPIO_IFN_HCTS0x, |
||||
GPIO_FN_RX2_B, |
||||
GPIO_FN_MSIOF1_SYNC_D, |
||||
GPIO_FN_SSI_SCK9_A, |
||||
GPIO_FN_TS_SPSYNC0_D, |
||||
GPIO_FN_STP_ISSYNC_0_D, |
||||
GPIO_FN_RIF0_SYNC_C, |
||||
GPIO_FN_AUDIO_CLKOUT1_A, |
||||
GPIO_FN_AD_NSCx, |
||||
GPIO_IFN_HRTS0x, |
||||
GPIO_FN_TX2_B, |
||||
GPIO_FN_MSIOF1_SS1_D, |
||||
GPIO_FN_SSI_WS9_A, |
||||
GPIO_FN_STP_IVCXO27_0_D, |
||||
GPIO_FN_BPFCLK_A, |
||||
GPIO_FN_AUDIO_CLKOUT2_A, |
||||
GPIO_IFN_MSIOF0_SYNC, |
||||
GPIO_FN_AUDIO_CLKOUT_A, |
||||
|
||||
/* IPSR13 */ |
||||
GPIO_IFN_MSIOF0_SS1, |
||||
GPIO_FN_RX5, |
||||
GPIO_FN_AUDIO_CLKA_C, |
||||
GPIO_FN_SSI_SCK2_A, |
||||
GPIO_FN_RDS_CLK_A, |
||||
GPIO_FN_STP_IVCXO27_0_C, |
||||
GPIO_FN_AUDIO_CLKOUT3_A, |
||||
GPIO_FN_TCLK1_B, |
||||
GPIO_IFN_MSIOF0_SS2, |
||||
GPIO_FN_TX5, |
||||
GPIO_FN_MSIOF1_SS2_D, |
||||
GPIO_FN_AUDIO_CLKC_A, |
||||
GPIO_FN_SSI_WS2_A, |
||||
GPIO_FN_RDS_DATA_A, |
||||
GPIO_FN_STP_OPWM_0_D, |
||||
GPIO_FN_AUDIO_CLKOUT_D, |
||||
GPIO_FN_SPEEDIN_B, |
||||
GPIO_IFN_MLB_CLK, |
||||
GPIO_FN_MSIOF1_SCK_F, |
||||
GPIO_FN_SCL1_B, |
||||
GPIO_IFN_MLB_SIG, |
||||
GPIO_FN_RX1_B, |
||||
GPIO_FN_MSIOF1_SYNC_F, |
||||
GPIO_FN_SDA1_B, |
||||
GPIO_IFN_MLB_DAT, |
||||
GPIO_FN_TX1_B, |
||||
GPIO_FN_MSIOF1_RXD_F, |
||||
GPIO_IFN_SSI_SCK0129, |
||||
GPIO_FN_MSIOF1_TXD_F, |
||||
GPIO_FN_MOUT0, |
||||
GPIO_IFN_SSI_WS0129, |
||||
GPIO_FN_MSIOF1_SS1_F, |
||||
GPIO_FN_MOUT1, |
||||
GPIO_IFN_SSI_SDATA0, |
||||
GPIO_FN_MSIOF1_SS2_F, |
||||
GPIO_FN_MOUT2, |
||||
|
||||
/* IPSR14 */ |
||||
GPIO_IFN_SSI_SDATA1_A, |
||||
GPIO_FN_MOUT5, |
||||
GPIO_IFN_SSI_SDATA2_A, |
||||
GPIO_FN_SSI_SCK1_B, |
||||
GPIO_FN_MOUT6, |
||||
GPIO_IFN_SSI_SCK34, |
||||
GPIO_FN_MSIOF1_SS1_A, |
||||
GPIO_FN_STP_OPWM_0_A, |
||||
GPIO_IFN_SSI_WS34, |
||||
GPIO_FN_HCTS2x_A, |
||||
GPIO_FN_MSIOF1_SS2_A, |
||||
GPIO_FN_STP_IVCXO27_0_A, |
||||
GPIO_IFN_SSI_SDATA3, |
||||
GPIO_FN_HRTS2x_A, |
||||
GPIO_FN_MSIOF1_TXD_A, |
||||
GPIO_FN_TS_SCK0_A, |
||||
GPIO_FN_STP_ISCLK_0_A, |
||||
GPIO_FN_RIF0_D1_A, |
||||
GPIO_FN_RIF2_D0_A, |
||||
GPIO_IFN_SSI_SCK4, |
||||
GPIO_FN_HRX2_A, |
||||
GPIO_FN_MSIOF1_SCK_A, |
||||
GPIO_FN_TS_SDAT0_A, |
||||
GPIO_FN_STP_ISD_0_A, |
||||
GPIO_FN_RIF0_CLK_A, |
||||
GPIO_FN_RIF2_CLK_A, |
||||
GPIO_IFN_SSI_WS4, |
||||
GPIO_FN_HTX2_A, |
||||
GPIO_FN_MSIOF1_SYNC_A, |
||||
GPIO_FN_TS_SDEN0_A, |
||||
GPIO_FN_STP_ISEN_0_A, |
||||
GPIO_FN_RIF0_SYNC_A, |
||||
GPIO_FN_RIF2_SYNC_A, |
||||
GPIO_IFN_SSI_SDATA4, |
||||
GPIO_FN_HSCK2_A, |
||||
GPIO_FN_MSIOF1_RXD_A, |
||||
GPIO_FN_TS_SPSYNC0_A, |
||||
GPIO_FN_STP_ISSYNC_0_A, |
||||
GPIO_FN_RIF0_D0_A, |
||||
GPIO_FN_RIF2_D1_A, |
||||
|
||||
/* IPSR15 */ |
||||
GPIO_IFN_SSI_SCK6, |
||||
GPIO_FN_USB2_PWEN, |
||||
GPIO_FN_SIM0_RST_D, |
||||
GPIO_FN_RDS_CLK_C, |
||||
GPIO_IFN_SSI_WS6, |
||||
GPIO_FN_USB2_OVC, |
||||
GPIO_FN_SIM0_D_D, |
||||
GPIO_IFN_SSI_SDATA6, |
||||
GPIO_FN_SIM0_CLK_D, |
||||
GPIO_FN_RSD_DATA_C, |
||||
GPIO_FN_SATA_DEVSLP_A, |
||||
GPIO_IFN_SSI_SCK78, |
||||
GPIO_FN_HRX2_B, |
||||
GPIO_FN_MSIOF1_SCK_C, |
||||
GPIO_FN_TS_SCK1_A, |
||||
GPIO_FN_STP_ISCLK_1_A, |
||||
GPIO_FN_RIF1_CLK_A, |
||||
GPIO_FN_RIF3_CLK_A, |
||||
GPIO_IFN_SSI_WS78, |
||||
GPIO_FN_HTX2_B, |
||||
GPIO_FN_MSIOF1_SYNC_C, |
||||
GPIO_FN_TS_SDT1_A, |
||||
GPIO_FN_STP_ISD_1_A, |
||||
GPIO_FN_RIF1_SYNC_A, |
||||
GPIO_FN_RIF3_SYNC_A, |
||||
GPIO_IFN_SSI_SDATA7, |
||||
GPIO_FN_HCTS2x_B, |
||||
GPIO_FN_MSIOF1_RXD_C, |
||||
GPIO_FN_TS_SDEN1_A, |
||||
GPIO_FN_STP_IEN_1_A, |
||||
GPIO_FN_RIF1_D0_A, |
||||
GPIO_FN_RIF3_D0_A, |
||||
GPIO_FN_TCLK2_A, |
||||
GPIO_IFN_SSI_SDATA8, |
||||
GPIO_FN_HRTS2x_B, |
||||
GPIO_FN_MSIOF1_TXD_C, |
||||
GPIO_FN_TS_SPSYNC1_A, |
||||
GPIO_FN_STP_ISSYNC_1_A, |
||||
GPIO_FN_RIF1_D1_A, |
||||
GPIO_FN_EIF3_D1_A, |
||||
GPIO_IFN_SSI_SDATA9_A, |
||||
GPIO_FN_HSCK2_B, |
||||
GPIO_FN_MSIOF1_SS1_C, |
||||
GPIO_FN_HSCK1_A, |
||||
GPIO_FN_SSI_WS1_B, |
||||
GPIO_FN_SCK1, |
||||
GPIO_FN_STP_IVCXO27_1_A, |
||||
GPIO_FN_SCK5, |
||||
|
||||
/* IPSR16 */ |
||||
GPIO_IFN_AUDIO_CLKA_A, |
||||
GPIO_FN_CC5_OSCOUT, |
||||
GPIO_IFN_AUDIO_CLKB_B, |
||||
GPIO_FN_SCIF_CLK_A, |
||||
GPIO_FN_DVC_MUTE, |
||||
GPIO_FN_STP_IVCXO27_1_D, |
||||
GPIO_FN_REMOCON_A, |
||||
GPIO_FN_TCLK1_A, |
||||
GPIO_FN_VSP_B, |
||||
GPIO_IFN_USB0_PWEN, |
||||
GPIO_FN_SIM0_RST_C, |
||||
GPIO_FN_TS_SCK1_D, |
||||
GPIO_FN_STP_ISCLK_1_D, |
||||
GPIO_FN_BPFCLK_B, |
||||
GPIO_FN_RIF3_CLK_B, |
||||
GPIO_FN_SCKZ_B, |
||||
GPIO_IFN_USB0_OVC, |
||||
GPIO_FN_SIM0_D_C, |
||||
GPIO_FN_TS_SDAT1_D, |
||||
GPIO_FN_STP_ISD_1_D, |
||||
GPIO_FN_RIF3_SYNC_B, |
||||
GPIO_FN_VSP_C, |
||||
GPIO_IFN_USB1_PWEN, |
||||
GPIO_FN_SIM0_CLK_C, |
||||
GPIO_FN_SSI_SCK1_A, |
||||
GPIO_FN_TS_SCK0_E, |
||||
GPIO_FN_STP_ISCLK_0_E, |
||||
GPIO_FN_FMCLK_B, |
||||
GPIO_FN_RIF2_CLK_B, |
||||
GPIO_FN_MTSx_B, |
||||
GPIO_FN_SPEEDIN_A, |
||||
GPIO_FN_VSP_D, |
||||
GPIO_IFN_USB1_OVC, |
||||
GPIO_FN_MSIOF1_SS2_C, |
||||
GPIO_FN_SSI_WS1_A, |
||||
GPIO_FN_TS_SDAT0_E, |
||||
GPIO_FN_STP_ISD_0_E, |
||||
GPIO_FN_FMIN_B, |
||||
GPIO_FN_RIF2_SYNC_B, |
||||
GPIO_FN_STMx_B, |
||||
GPIO_FN_REMOCON_B, |
||||
GPIO_IFN_USB30_PWEN, |
||||
GPIO_FN_AUDIO_CLKOUT_B, |
||||
GPIO_FN_SSI_SCK2_B, |
||||
GPIO_FN_TS_SDEN1_D, |
||||
GPIO_FN_STP_ISEN_1_D, |
||||
GPIO_FN_STP_OPWM_0_E, |
||||
GPIO_FN_RIF3_D0_B, |
||||
GPIO_FN_MDATA_B, |
||||
GPIO_FN_TCLK2_B, |
||||
GPIO_FN_TPU0TO0, |
||||
GPIO_IFN_USB30_OVC, |
||||
GPIO_FN_AUDIO_CLKOUT1_B, |
||||
GPIO_FN_SSI_WS2_B, |
||||
GPIO_FN_TS_SPSYNC1_D, |
||||
GPIO_FN_STP_ISSYNC_1_D, |
||||
GPIO_FN_STP_IVCXO27_0_E, |
||||
GPIO_FN_RIF3_D1_B, |
||||
GPIO_FN_SDATA_B, |
||||
GPIO_FN_RSO_TOE_B, |
||||
GPIO_FN_TPU0TO1, |
||||
|
||||
/* IPSR17 */ |
||||
GPIO_IFN_USB31_PWEN, |
||||
GPIO_FN_AUDIO_CLKOUT2_B, |
||||
GPIO_FN_SI_SCK9_B, |
||||
GPIO_FN_TS_SDEN0_E, |
||||
GPIO_FN_STP_ISEN_0_E, |
||||
GPIO_FN_RIF2_D0_B, |
||||
GPIO_FN_TPU0TO2, |
||||
GPIO_IFN_USB31_OVC, |
||||
GPIO_FN_AUDIO_CLKOUT3_B, |
||||
GPIO_FN_SSI_WS9_B, |
||||
GPIO_FN_TS_SPSYNC0_E, |
||||
GPIO_FN_STP_ISSYNC_0_E, |
||||
GPIO_FN_RIF2_D1_B, |
||||
GPIO_FN_TPU0TO3, |
||||
}; |
||||
|
||||
#endif /* __ASM_R8A7795_GPIO_H__ */ |
@ -0,0 +1,36 @@ |
||||
/*
|
||||
* arch/arm/mach-rmobile/include/mach/r8a7795.h |
||||
* This file defines registers and value for r8a7795. |
||||
* |
||||
* Copyright (C) 2015 Renesas Electronics Corporation |
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0+ |
||||
*/ |
||||
|
||||
#ifndef __ASM_ARCH_R8A7795_H |
||||
#define __ASM_ARCH_R8A7795_H |
||||
|
||||
#include "rcar-gen3-base.h" |
||||
|
||||
/* Module stop control/status register bits */ |
||||
#define MSTP0_BITS 0x00640800 |
||||
#define MSTP1_BITS 0xF3EE9390 |
||||
#define MSTP2_BITS 0x340FAFDC |
||||
#define MSTP3_BITS 0xD80C7CDF |
||||
#define MSTP4_BITS 0x80000184 |
||||
#define MSTP5_BITS 0x40BFFF46 |
||||
#define MSTP6_BITS 0xE5FBEECF |
||||
#define MSTP7_BITS 0x39FFFF0E |
||||
#define MSTP8_BITS 0x01F19FF4 |
||||
#define MSTP9_BITS 0xFFDFFFFF |
||||
#define MSTP10_BITS 0xFFFEFFE0 |
||||
#define MSTP11_BITS 0x00000000 |
||||
|
||||
/* SDHI */ |
||||
#define CONFIG_SYS_SH_SDHI0_BASE 0xEE100000 |
||||
#define CONFIG_SYS_SH_SDHI1_BASE 0xEE120000 |
||||
#define CONFIG_SYS_SH_SDHI2_BASE 0xEE140000 /* either MMC0 */ |
||||
#define CONFIG_SYS_SH_SDHI3_BASE 0xEE160000 /* either MMC1 */ |
||||
#define CONFIG_SYS_SH_SDHI_NR_CHANNEL 4 |
||||
|
||||
#endif /* __ASM_ARCH_R8A7795_H */ |
@ -0,0 +1,100 @@ |
||||
/*
|
||||
* ./arch/arm/mach-rmobile/include/mach/rcar-gen3-base.h |
||||
* |
||||
* Copyright (C) 2015 Renesas Electronics Corporation |
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0+ |
||||
*/ |
||||
|
||||
#ifndef __ASM_ARCH_RCAR_GEN3_BASE_H |
||||
#define __ASM_ARCH_RCAR_GEN3_BASE_H |
||||
|
||||
/*
|
||||
* R-Car (R8A7750) I/O Addresses |
||||
*/ |
||||
#define RWDT_BASE 0xE6020000 |
||||
#define SWDT_BASE 0xE6030000 |
||||
#define LBSC_BASE 0xEE220200 |
||||
#define TMU_BASE 0xE61E0000 |
||||
#define GPIO5_BASE 0xE6055000 |
||||
|
||||
/* SCIF */ |
||||
#define SCIF0_BASE 0xE6E60000 |
||||
#define SCIF1_BASE 0xE6E68000 |
||||
#define SCIF2_BASE 0xE6E88000 |
||||
#define SCIF3_BASE 0xE6C50000 |
||||
#define SCIF4_BASE 0xE6C40000 |
||||
#define SCIF5_BASE 0xE6F30000 |
||||
|
||||
/* Module stop status register */ |
||||
#define MSTPSR0 0xE6150030 |
||||
#define MSTPSR1 0xE6150038 |
||||
#define MSTPSR2 0xE6150040 |
||||
#define MSTPSR3 0xE6150048 |
||||
#define MSTPSR4 0xE615004C |
||||
#define MSTPSR5 0xE615003C |
||||
#define MSTPSR6 0xE61501C0 |
||||
#define MSTPSR7 0xE61501C4 |
||||
#define MSTPSR8 0xE61509A0 |
||||
#define MSTPSR9 0xE61509A4 |
||||
#define MSTPSR10 0xE61509A8 |
||||
#define MSTPSR11 0xE61509AC |
||||
|
||||
/* Realtime module stop control register */ |
||||
#define RMSTPCR0 0xE6150110 |
||||
#define RMSTPCR1 0xE6150114 |
||||
#define RMSTPCR2 0xE6150118 |
||||
#define RMSTPCR3 0xE615011C |
||||
#define RMSTPCR4 0xE6150120 |
||||
#define RMSTPCR5 0xE6150124 |
||||
#define RMSTPCR6 0xE6150128 |
||||
#define RMSTPCR7 0xE615012C |
||||
#define RMSTPCR8 0xE6150980 |
||||
#define RMSTPCR9 0xE6150984 |
||||
#define RMSTPCR10 0xE6150988 |
||||
#define RMSTPCR11 0xE615098C |
||||
|
||||
/* System module stop control register */ |
||||
#define SMSTPCR0 0xE6150130 |
||||
#define SMSTPCR1 0xE6150134 |
||||
#define SMSTPCR2 0xE6150138 |
||||
#define SMSTPCR3 0xE615013C |
||||
#define SMSTPCR4 0xE6150140 |
||||
#define SMSTPCR5 0xE6150144 |
||||
#define SMSTPCR6 0xE6150148 |
||||
#define SMSTPCR7 0xE615014C |
||||
#define SMSTPCR8 0xE6150990 |
||||
#define SMSTPCR9 0xE6150994 |
||||
#define SMSTPCR10 0xE6150998 |
||||
#define SMSTPCR11 0xE615099C |
||||
|
||||
/* SDHI */ |
||||
#define CONFIG_SYS_SH_SDHI0_BASE 0xEE100000 |
||||
#define CONFIG_SYS_SH_SDHI1_BASE 0xEE120000 |
||||
#define CONFIG_SYS_SH_SDHI2_BASE 0xEE140000 |
||||
#define CONFIG_SYS_SH_SDHI3_BASE 0xEE160000 |
||||
|
||||
/* PFC */ |
||||
#define PFC_PUEN6 0xE6060418 |
||||
#define PUEN_USB1_OVC (1 << 2) |
||||
#define PUEN_USB1_PWEN (1 << 1) |
||||
|
||||
#ifndef __ASSEMBLY__ |
||||
#include <asm/types.h> |
||||
|
||||
/* RWDT */ |
||||
struct rcar_rwdt { |
||||
u32 rwtcnt; |
||||
u32 rwtcsra; |
||||
u32 rwtcsrb; |
||||
}; |
||||
|
||||
/* SWDT */ |
||||
struct rcar_swdt { |
||||
u32 swtcnt; |
||||
u32 swtcsra; |
||||
u32 swtcsrb; |
||||
}; |
||||
#endif |
||||
|
||||
#endif /* __ASM_ARCH_RCAR_GEN3_BASE_H */ |
@ -0,0 +1,76 @@ |
||||
/* |
||||
* arch/arm/cpu/armv8/rcar_gen3/lowlevel_init.S |
||||
* This file is lowlevel initialize routine. |
||||
* |
||||
* (C) Copyright 2015 Renesas Electronics Corporation |
||||
* |
||||
* This file is based on the arch/arm/cpu/armv8/start.S |
||||
* |
||||
* (C) Copyright 2013 |
||||
* David Feng <fenghua@phytium.com.cn>
|
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0+ |
||||
*/ |
||||
|
||||
#include <asm-offsets.h> |
||||
#include <config.h> |
||||
#include <linux/linkage.h> |
||||
#include <asm/macro.h> |
||||
|
||||
ENTRY(lowlevel_init) |
||||
mov x29, lr /* Save LR */ |
||||
|
||||
#ifndef CONFIG_ARMV8_MULTIENTRY |
||||
/* |
||||
* For single-entry systems the lowlevel init is very simple. |
||||
*/ |
||||
ldr x0, =GICD_BASE |
||||
bl gic_init_secure |
||||
|
||||
#else /* CONFIG_ARMV8_MULTIENTRY is set */ |
||||
|
||||
#if defined(CONFIG_GICV2) || defined(CONFIG_GICV3) |
||||
branch_if_slave x0, 1f |
||||
ldr x0, =GICD_BASE |
||||
bl gic_init_secure |
||||
1: |
||||
#if defined(CONFIG_GICV3) |
||||
ldr x0, =GICR_BASE |
||||
bl gic_init_secure_percpu |
||||
#elif defined(CONFIG_GICV2) |
||||
ldr x0, =GICD_BASE |
||||
ldr x1, =GICC_BASE |
||||
bl gic_init_secure_percpu |
||||
#endif |
||||
#endif |
||||
|
||||
branch_if_master x0, x1, 2f |
||||
|
||||
/* |
||||
* Slave should wait for master clearing spin table. |
||||
* This sync prevent salves observing incorrect |
||||
* value of spin table and jumping to wrong place. |
||||
*/ |
||||
#if defined(CONFIG_GICV2) || defined(CONFIG_GICV3) |
||||
#ifdef CONFIG_GICV2 |
||||
ldr x0, =GICC_BASE |
||||
#endif |
||||
bl gic_wait_for_interrupt |
||||
#endif |
||||
|
||||
/* |
||||
* All slaves will enter EL2 and optionally EL1. |
||||
*/ |
||||
bl armv8_switch_to_el2 |
||||
#ifdef CONFIG_ARMV8_SWITCH_TO_EL1 |
||||
bl armv8_switch_to_el1 |
||||
#endif |
||||
|
||||
#endif /* CONFIG_ARMV8_MULTIENTRY */ |
||||
|
||||
bl s_init |
||||
|
||||
2: |
||||
mov lr, x29 /* Restore LR */ |
||||
ret |
||||
ENDPROC(lowlevel_init) |
@ -0,0 +1,30 @@ |
||||
/*
|
||||
* Copyright (C) 2016 Nobuhiro Iwamatsu <iwamatsu@nigauri.org> |
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0+ |
||||
*/ |
||||
|
||||
#include <common.h> |
||||
#include <asm/armv8/mmu.h> |
||||
|
||||
static struct mm_region r8a7795_mem_map[] = { |
||||
{ |
||||
.virt = 0x0UL, |
||||
.phys = 0x0UL, |
||||
.size = 0x80000000UL, |
||||
.attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) | |
||||
PTE_BLOCK_INNER_SHARE |
||||
}, { |
||||
.virt = 0x80000000UL, |
||||
.phys = 0x80000000UL, |
||||
.size = 0x80000000UL, |
||||
.attrs = PTE_BLOCK_MEMTYPE(MT_DEVICE_NGNRNE) | |
||||
PTE_BLOCK_NON_SHARE | |
||||
PTE_BLOCK_PXN | PTE_BLOCK_UXN |
||||
}, { |
||||
/* List terminator */ |
||||
0, |
||||
} |
||||
}; |
||||
|
||||
struct mm_region *mem_map = r8a7795_mem_map; |
File diff suppressed because it is too large
Load Diff
File diff suppressed because it is too large
Load Diff
@ -0,0 +1,12 @@ |
||||
if TARGET_BLANCHE |
||||
|
||||
config SYS_BOARD |
||||
default "blanche" |
||||
|
||||
config SYS_VENDOR |
||||
default "renesas" |
||||
|
||||
config SYS_CONFIG_NAME |
||||
default "blanche" |
||||
|
||||
endif |
@ -0,0 +1,9 @@ |
||||
#
|
||||
# board/renesas/blanche/Makefile
|
||||
#
|
||||
# Copyright (C) 2016 Renesas Electronics Corporation
|
||||
#
|
||||
# SPDX-License-Identifier: GPL-2.0
|
||||
#
|
||||
|
||||
obj-y := blanche.o qos.o ../rcar-common/common.o
|
@ -0,0 +1,488 @@ |
||||
/*
|
||||
* board/renesas/blanche/blanche.c |
||||
* This file is blanche board support. |
||||
* |
||||
* Copyright (C) 2016 Renesas Electronics Corporation |
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0 |
||||
*/ |
||||
|
||||
#include <common.h> |
||||
#include <malloc.h> |
||||
#include <netdev.h> |
||||
#include <dm.h> |
||||
#include <dm/platform_data/serial_sh.h> |
||||
#include <asm/processor.h> |
||||
#include <asm/mach-types.h> |
||||
#include <asm/io.h> |
||||
#include <asm/errno.h> |
||||
#include <asm/arch/sys_proto.h> |
||||
#include <asm/gpio.h> |
||||
#include <asm/arch/rmobile.h> |
||||
#include <asm/arch/rcar-mstp.h> |
||||
#include <asm/arch/mmc.h> |
||||
#include <asm/arch/sh_sdhi.h> |
||||
#include <miiphy.h> |
||||
#include <i2c.h> |
||||
#include <mmc.h> |
||||
#include "qos.h" |
||||
|
||||
DECLARE_GLOBAL_DATA_PTR; |
||||
|
||||
struct pin_db { |
||||
u32 addr; /* register address */ |
||||
u32 mask; /* mask value */ |
||||
u32 val; /* setting value */ |
||||
}; |
||||
|
||||
#define PMMR 0xE6060000 |
||||
#define GPSR0 0xE6060004 |
||||
#define GPSR1 0xE6060008 |
||||
#define GPSR4 0xE6060014 |
||||
#define GPSR5 0xE6060018 |
||||
#define GPSR6 0xE606001C |
||||
#define GPSR7 0xE6060020 |
||||
#define GPSR8 0xE6060024 |
||||
#define GPSR9 0xE6060028 |
||||
#define GPSR10 0xE606002C |
||||
#define GPSR11 0xE6060030 |
||||
#define IPSR6 0xE6060058 |
||||
#define PUPR2 0xE6060108 |
||||
#define PUPR3 0xE606010C |
||||
#define PUPR4 0xE6060110 |
||||
#define PUPR5 0xE6060114 |
||||
#define PUPR7 0xE606011C |
||||
#define PUPR9 0xE6060124 |
||||
#define PUPR10 0xE6060128 |
||||
#define PUPR11 0xE606012C |
||||
|
||||
#define CPG_PLL1CR 0xE6150028 |
||||
#define CPG_PLL3CR 0xE61500DC |
||||
|
||||
#define SetREG(x) \ |
||||
writel((readl((x)->addr) & ~((x)->mask)) | ((x)->val), (x)->addr) |
||||
|
||||
#define SetGuardREG(x) \ |
||||
{ \
|
||||
u32 val; \
|
||||
val = (readl((x)->addr) & ~((x)->mask)) | ((x)->val); \
|
||||
writel(~val, PMMR); \
|
||||
writel(val, (x)->addr); \
|
||||
} |
||||
|
||||
struct pin_db pin_guard[] = { |
||||
{ GPSR0, 0xFFFFFFFF, 0x0BFFFFFF }, |
||||
{ GPSR1, 0xFFFFFFFF, 0x002FFFFF }, |
||||
{ GPSR4, 0xFFFFFFFF, 0x00000FFF }, |
||||
{ GPSR5, 0xFFFFFFFF, 0x00010FFF }, |
||||
{ GPSR6, 0xFFFFFFFF, 0x00010FFF }, |
||||
{ GPSR7, 0xFFFFFFFF, 0x00010FFF }, |
||||
{ GPSR8, 0xFFFFFFFF, 0x00010FFF }, |
||||
{ GPSR9, 0xFFFFFFFF, 0x00010FFF }, |
||||
{ GPSR10, 0xFFFFFFFF, 0x04006000 }, |
||||
{ GPSR11, 0xFFFFFFFF, 0x303FEFE0 }, |
||||
{ IPSR6, 0xFFFFFFFF, 0x0002000E }, |
||||
}; |
||||
|
||||
struct pin_db pin_tbl[] = { |
||||
{ PUPR2, 0xFFFFFFFF, 0x00000000 }, |
||||
{ PUPR3, 0xFFFFFFFF, 0x0803FF40 }, |
||||
{ PUPR4, 0xFFFFFFFF, 0x0000FFFF }, |
||||
{ PUPR5, 0xFFFFFFFF, 0x00010FFF }, |
||||
{ PUPR7, 0xFFFFFFFF, 0x0001AFFF }, |
||||
{ PUPR9, 0xFFFFFFFF, 0x0001CFFF }, |
||||
{ PUPR10, 0xFFFFFFFF, 0xC0438001 }, |
||||
{ PUPR11, 0xFFFFFFFF, 0x0FC00007 }, |
||||
}; |
||||
|
||||
void pin_init(void) |
||||
{ |
||||
struct pin_db *db; |
||||
|
||||
for (db = pin_guard; db < &pin_guard[sizeof(pin_guard)/sizeof(struct pin_db)]; db++) { |
||||
SetGuardREG(db); |
||||
} |
||||
for (db = pin_tbl; db < &pin_tbl[sizeof(pin_tbl) /sizeof(struct pin_db)]; db++) { |
||||
SetREG(db); |
||||
} |
||||
} |
||||
|
||||
#define s_init_wait(cnt) \ |
||||
({ \
|
||||
volatile u32 i = 0x10000 * cnt; \
|
||||
while (i > 0) \
|
||||
i--; \
|
||||
}) |
||||
|
||||
void s_init(void) |
||||
{ |
||||
struct rcar_rwdt *rwdt = (struct rcar_rwdt *)RWDT_BASE; |
||||
struct rcar_swdt *swdt = (struct rcar_swdt *)SWDT_BASE; |
||||
u32 cpu_type; |
||||
|
||||
cpu_type = rmobile_get_cpu_type(); |
||||
if (cpu_type == 0x4A) { |
||||
writel(0x4D000000, CPG_PLL1CR); |
||||
writel(0x4F000000, CPG_PLL3CR); |
||||
} |
||||
|
||||
/* Watchdog init */ |
||||
writel(0xA5A5A500, &rwdt->rwtcsra); |
||||
writel(0xA5A5A500, &swdt->swtcsra); |
||||
|
||||
/* QoS(Quality-of-Service) Init */ |
||||
qos_init(); |
||||
|
||||
/* SCIF Init */ |
||||
pin_init(); |
||||
|
||||
#if !defined(CONFIG_SYS_NO_FLASH) |
||||
struct rcar_lbsc *lbsc = (struct rcar_lbsc *)LBSC_BASE; |
||||
struct rcar_dbsc3 *dbsc3_0 = (struct rcar_dbsc3 *)DBSC3_0_BASE; |
||||
|
||||
/* LBSC */ |
||||
writel(0x00000020, &lbsc->cs0ctrl); |
||||
writel(0x00000020, &lbsc->cs1ctrl); |
||||
writel(0x00002020, &lbsc->ecs0ctrl); |
||||
writel(0x00002020, &lbsc->ecs1ctrl); |
||||
|
||||
writel(0x2A103320, &lbsc->cswcr0); |
||||
writel(0x2A103320, &lbsc->cswcr1); |
||||
writel(0x19102110, &lbsc->ecswcr0); |
||||
writel(0x19102110, &lbsc->ecswcr1); |
||||
|
||||
/* DBSC3 */ |
||||
s_init_wait(10); |
||||
|
||||
writel(0x0000A55A, &dbsc3_0->dbpdlck); |
||||
|
||||
writel(0x21000000, &dbsc3_0->dbcmd); /* opc=RstH (RESET => H) */ |
||||
writel(0x11000000, &dbsc3_0->dbcmd); /* opc=PDXt(CKE=H) */ |
||||
writel(0x10000000, &dbsc3_0->dbcmd); /* opc=PDEn(CKE=L) */ |
||||
|
||||
/* Stop Auto-Calibration */ |
||||
writel(0x00000001, &dbsc3_0->dbpdrga); |
||||
writel(0x80000000, &dbsc3_0->dbpdrgd); |
||||
|
||||
writel(0x00000004, &dbsc3_0->dbpdrga); |
||||
while ((readl(&dbsc3_0->dbpdrgd) & 0x00000001) != 0x00000001); |
||||
|
||||
/* PLLCR: PLL Control Register */ |
||||
writel(0x00000006, &dbsc3_0->dbpdrga); |
||||
writel(0x0001C000, &dbsc3_0->dbpdrgd); // > DDR1440
|
||||
|
||||
/* DXCCR: DATX8 Common Configuration Register */ |
||||
writel(0x0000000F, &dbsc3_0->dbpdrga); |
||||
writel(0x00181EE4, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* DSGCR :DDR System General Configuration Register */ |
||||
writel(0x00000010, &dbsc3_0->dbpdrga); |
||||
writel(0xF00464DB, &dbsc3_0->dbpdrgd); |
||||
|
||||
writel(0x00000061, &dbsc3_0->dbpdrga); |
||||
writel(0x0000008D, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* Re-Execute ZQ calibration */ |
||||
writel(0x00000001, &dbsc3_0->dbpdrga); |
||||
writel(0x00000073, &dbsc3_0->dbpdrgd); |
||||
|
||||
writel(0x00000007, &dbsc3_0->dbkind); |
||||
writel(0x0F030A02, &dbsc3_0->dbconf0); |
||||
writel(0x00000001, &dbsc3_0->dbphytype); |
||||
writel(0x00000000, &dbsc3_0->dbbl); |
||||
|
||||
writel(0x0000000B, &dbsc3_0->dbtr0); // tCL=11
|
||||
writel(0x00000008, &dbsc3_0->dbtr1); // tCWL=8
|
||||
writel(0x00000000, &dbsc3_0->dbtr2); // tAL=0
|
||||
writel(0x0000000B, &dbsc3_0->dbtr3); // tRCD=11
|
||||
writel(0x000C000B, &dbsc3_0->dbtr4); // tRPA=12,tRP=11
|
||||
writel(0x00000027, &dbsc3_0->dbtr5); // tRC = 39
|
||||
writel(0x0000001C, &dbsc3_0->dbtr6); // tRAS = 28
|
||||
writel(0x00000006, &dbsc3_0->dbtr7); // tRRD = 6
|
||||
writel(0x00000020, &dbsc3_0->dbtr8); // tRFAW = 32
|
||||
writel(0x00000008, &dbsc3_0->dbtr9); // tRDPR = 8
|
||||
writel(0x0000000C, &dbsc3_0->dbtr10); // tWR = 12
|
||||
writel(0x00000009, &dbsc3_0->dbtr11); // tRDWR = 9
|
||||
writel(0x00000012, &dbsc3_0->dbtr12); // tWRRD = 18
|
||||
writel(0x000000D0, &dbsc3_0->dbtr13); // tRFC = 208
|
||||
writel(0x00140005, &dbsc3_0->dbtr14); |
||||
writel(0x00050004, &dbsc3_0->dbtr15); |
||||
writel(0x70233005, &dbsc3_0->dbtr16); /* DQL = 35, WDQL = 5 */ |
||||
writel(0x000C0000, &dbsc3_0->dbtr17); |
||||
writel(0x00000300, &dbsc3_0->dbtr18); |
||||
writel(0x00000040, &dbsc3_0->dbtr19); |
||||
writel(0x00000001, &dbsc3_0->dbrnk0); |
||||
writel(0x00020001, &dbsc3_0->dbadj0); |
||||
writel(0x20082004, &dbsc3_0->dbadj2); /* blanche QoS rev0.1 */ |
||||
writel(0x00020002, &dbsc3_0->dbwt0cnf0); /* 1600 */ |
||||
writel(0x0000001F, &dbsc3_0->dbwt0cnf4); |
||||
|
||||
while ((readl(&dbsc3_0->dbdfistat) & 0x00000001) != 0x00000001); |
||||
writel(0x00000011, &dbsc3_0->dbdficnt); |
||||
|
||||
/* PGCR1 :PHY General Configuration Register 1 */ |
||||
writel(0x00000003, &dbsc3_0->dbpdrga); |
||||
writel(0x0300C4E1, &dbsc3_0->dbpdrgd); /* DDR3 */ |
||||
|
||||
/* PGCR2: PHY General Configuration Registers 2 */ |
||||
writel(0x00000023, &dbsc3_0->dbpdrga); |
||||
writel(0x00FCDB60, &dbsc3_0->dbpdrgd); |
||||
|
||||
writel(0x00000011, &dbsc3_0->dbpdrga); |
||||
writel(0x1000040B, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* DTPR0 :DRAM Timing Parameters Register 0 */ |
||||
writel(0x00000012, &dbsc3_0->dbpdrga); |
||||
writel(0x9D9CBB66, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* DTPR1 :DRAM Timing Parameters Register 1 */ |
||||
writel(0x00000013, &dbsc3_0->dbpdrga); |
||||
writel(0x1A868400, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* DTPR2 ::DRAM Timing Parameters Register 2 */ |
||||
writel(0x00000014, &dbsc3_0->dbpdrga); |
||||
writel(0x300214D8, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* MR0 :Mode Register 0 */ |
||||
writel(0x00000015, &dbsc3_0->dbpdrga); |
||||
writel(0x00000D70, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* MR1 :Mode Register 1 */ |
||||
writel(0x00000016, &dbsc3_0->dbpdrga); |
||||
writel(0x00000004, &dbsc3_0->dbpdrgd); /* DRAM Drv 40ohm */ |
||||
|
||||
/* MR2 :Mode Register 2 */ |
||||
writel(0x00000017, &dbsc3_0->dbpdrga); |
||||
writel(0x00000018, &dbsc3_0->dbpdrgd); /* CWL=8 */ |
||||
|
||||
/* VREF(ZQCAL) */ |
||||
writel(0x0000001A, &dbsc3_0->dbpdrga); |
||||
writel(0x910035C7, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* PGSR0 :PHY General Status Registers 0 */ |
||||
writel(0x00000004, &dbsc3_0->dbpdrga); |
||||
while ((readl(&dbsc3_0->dbpdrgd) & 0x00000001) != 0x00000001); |
||||
|
||||
/* DRAM Init (set MRx etc) */ |
||||
writel(0x00000001, &dbsc3_0->dbpdrga); |
||||
writel(0x00000181, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* CKE = H */ |
||||
writel(0x11000000, &dbsc3_0->dbcmd); /* opc=PDXt(CKE=H) */ |
||||
|
||||
/* PGSR0 :PHY General Status Registers 0 */ |
||||
writel(0x00000004, &dbsc3_0->dbpdrga); |
||||
while ((readl(&dbsc3_0->dbpdrgd) & 0x00000001) != 0x00000001); |
||||
|
||||
/* RAM ACC Training */ |
||||
writel(0x00000001, &dbsc3_0->dbpdrga); |
||||
writel(0x0000FE01, &dbsc3_0->dbpdrgd); |
||||
|
||||
/* Bus control 0 */ |
||||
writel(0x00000000, &dbsc3_0->dbbs0cnt1); |
||||
/* DDR3 Calibration set */ |
||||
writel(0x01004C20, &dbsc3_0->dbcalcnf); |
||||
/* DDR3 Calibration timing */ |
||||
writel(0x014000AA, &dbsc3_0->dbcaltr); |
||||
/* Refresh */ |
||||
writel(0x00000140, &dbsc3_0->dbrfcnf0); |
||||
writel(0x00081860, &dbsc3_0->dbrfcnf1); |
||||
writel(0x00010000, &dbsc3_0->dbrfcnf2); |
||||
|
||||
/* PGSR0 :PHY General Status Registers 0 */ |
||||
writel(0x00000004, &dbsc3_0->dbpdrga); |
||||
while ((readl(&dbsc3_0->dbpdrgd) & 0x00000001) != 0x00000001); |
||||
|
||||
/* Enable Auto-Refresh */ |
||||
writel(0x00000001, &dbsc3_0->dbrfen); |
||||
/* Permit DDR-Access */ |
||||
writel(0x00000001, &dbsc3_0->dbacen); |
||||
|
||||
/* This locks the access to the PHY unit registers */ |
||||
writel(0x00000000, &dbsc3_0->dbpdlck); |
||||
#endif /* CONFIG_SYS_NO_FLASH */ |
||||
|
||||
} |
||||
|
||||
#define TMU0_MSTP125 (1 << 25) |
||||
#define SCIF0_MSTP721 (1 << 21) |
||||
#define SDHI0_MSTP314 (1 << 14) |
||||
#define QSPI_MSTP917 (1 << 17) |
||||
|
||||
int board_early_init_f(void) |
||||
{ |
||||
/* TMU0 */ |
||||
mstp_clrbits_le32(MSTPSR1, SMSTPCR1, TMU0_MSTP125); |
||||
/* SCIF0 */ |
||||
mstp_clrbits_le32(MSTPSR7, SMSTPCR7, SCIF0_MSTP721); |
||||
/* SDHI0 */ |
||||
mstp_clrbits_le32(MSTPSR3, SMSTPCR3, SDHI0_MSTP314); |
||||
/* QSPI */ |
||||
mstp_clrbits_le32(MSTPSR9, SMSTPCR9, QSPI_MSTP917); |
||||
|
||||
return 0; |
||||
} |
||||
|
||||
DECLARE_GLOBAL_DATA_PTR; |
||||
int board_init(void) |
||||
{ |
||||
/* adress of boot parameters */ |
||||
gd->bd->bi_boot_params = CONFIG_SYS_SDRAM_BASE + 0x100; |
||||
|
||||
/* Init PFC controller */ |
||||
r8a7792_pinmux_init(); |
||||
|
||||
gpio_request(GPIO_FN_D0, NULL); |
||||
gpio_request(GPIO_FN_D1, NULL); |
||||
gpio_request(GPIO_FN_D2, NULL); |
||||
gpio_request(GPIO_FN_D3, NULL); |
||||
gpio_request(GPIO_FN_D4, NULL); |
||||
gpio_request(GPIO_FN_D5, NULL); |
||||
gpio_request(GPIO_FN_D6, NULL); |
||||
gpio_request(GPIO_FN_D7, NULL); |
||||
gpio_request(GPIO_FN_D8, NULL); |
||||
gpio_request(GPIO_FN_D9, NULL); |
||||
gpio_request(GPIO_FN_D10, NULL); |
||||
gpio_request(GPIO_FN_D11, NULL); |
||||
gpio_request(GPIO_FN_D12, NULL); |
||||
gpio_request(GPIO_FN_D13, NULL); |
||||
gpio_request(GPIO_FN_D14, NULL); |
||||
gpio_request(GPIO_FN_D15, NULL); |
||||
gpio_request(GPIO_FN_A0, NULL); |
||||
gpio_request(GPIO_FN_A1, NULL); |
||||
gpio_request(GPIO_FN_A2, NULL); |
||||
gpio_request(GPIO_FN_A3, NULL); |
||||
gpio_request(GPIO_FN_A4, NULL); |
||||
gpio_request(GPIO_FN_A5, NULL); |
||||
gpio_request(GPIO_FN_A6, NULL); |
||||
gpio_request(GPIO_FN_A7, NULL); |
||||
gpio_request(GPIO_FN_A8, NULL); |
||||
gpio_request(GPIO_FN_A9, NULL); |
||||
gpio_request(GPIO_FN_A10, NULL); |
||||
gpio_request(GPIO_FN_A11, NULL); |
||||
gpio_request(GPIO_FN_A12, NULL); |
||||
gpio_request(GPIO_FN_A13, NULL); |
||||
gpio_request(GPIO_FN_A14, NULL); |
||||
gpio_request(GPIO_FN_A15, NULL); |
||||
gpio_request(GPIO_FN_A16, NULL); |
||||
gpio_request(GPIO_FN_A17, NULL); |
||||
gpio_request(GPIO_FN_A18, NULL); |
||||
gpio_request(GPIO_FN_A19, NULL); |
||||
#if defined(CONFIG_SYS_NO_FLASH) |
||||
gpio_request(GPIO_FN_MOSI_IO0, NULL); |
||||
gpio_request(GPIO_FN_MISO_IO1, NULL); |
||||
gpio_request(GPIO_FN_IO2, NULL); |
||||
gpio_request(GPIO_FN_IO3, NULL); |
||||
gpio_request(GPIO_FN_SPCLK, NULL); |
||||
gpio_request(GPIO_FN_SSL, NULL); |
||||
#else /* CONFIG_SYS_NO_FLASH */ |
||||
gpio_request(GPIO_FN_A20, NULL); |
||||
gpio_request(GPIO_FN_A21, NULL); |
||||
gpio_request(GPIO_FN_A22, NULL); |
||||
gpio_request(GPIO_FN_A23, NULL); |
||||
gpio_request(GPIO_FN_A24, NULL); |
||||
gpio_request(GPIO_FN_A25, NULL); |
||||
#endif /* CONFIG_SYS_NO_FLASH */ |
||||
|
||||
gpio_request(GPIO_FN_CS1_A26, NULL); |
||||
gpio_request(GPIO_FN_EX_CS0, NULL); |
||||
gpio_request(GPIO_FN_EX_CS1, NULL); |
||||
gpio_request(GPIO_FN_BS, NULL); |
||||
gpio_request(GPIO_FN_RD, NULL); |
||||
gpio_request(GPIO_FN_WE0, NULL); |
||||
gpio_request(GPIO_FN_WE1, NULL); |
||||
gpio_request(GPIO_FN_EX_WAIT0, NULL); |
||||
gpio_request(GPIO_FN_IRQ0, NULL); |
||||
gpio_request(GPIO_FN_IRQ2, NULL); |
||||
gpio_request(GPIO_FN_IRQ3, NULL); |
||||
gpio_request(GPIO_FN_CS0, NULL); |
||||
|
||||
/* Init timer */ |
||||
timer_init(); |
||||
|
||||
return 0; |
||||
} |
||||
|
||||
/*
|
||||
Added for BLANCHE(R-CarV2H board) |
||||
*/ |
||||
int board_eth_init(bd_t *bis) |
||||
{ |
||||
int rc = 0; |
||||
|
||||
#ifdef CONFIG_SMC911X |
||||
#define STR_ENV_ETHADDR "ethaddr" |
||||
|
||||
struct eth_device *dev; |
||||
uchar eth_addr[6]; |
||||
|
||||
rc = smc911x_initialize(0, CONFIG_SMC911X_BASE); |
||||
|
||||
if (!eth_getenv_enetaddr(STR_ENV_ETHADDR, eth_addr)) { |
||||
dev = eth_get_dev_by_index(0); |
||||
if (dev) { |
||||
eth_setenv_enetaddr(STR_ENV_ETHADDR, dev->enetaddr); |
||||
} else { |
||||
printf("blanche: Couldn't get eth device\n"); |
||||
rc = -1; |
||||
} |
||||
} |
||||
|
||||
#endif |
||||
|
||||
return rc; |
||||
} |
||||
|
||||
int board_mmc_init(bd_t *bis) |
||||
{ |
||||
int ret = -ENODEV; |
||||
|
||||
#ifdef CONFIG_SH_SDHI |
||||
gpio_request(GPIO_FN_SD0_DAT0, NULL); |
||||
gpio_request(GPIO_FN_SD0_DAT1, NULL); |
||||
gpio_request(GPIO_FN_SD0_DAT2, NULL); |
||||
gpio_request(GPIO_FN_SD0_DAT3, NULL); |
||||
gpio_request(GPIO_FN_SD0_CLK, NULL); |
||||
gpio_request(GPIO_FN_SD0_CMD, NULL); |
||||
gpio_request(GPIO_FN_SD0_CD, NULL); |
||||
|
||||
gpio_request(GPIO_GP_11_12, NULL); |
||||
gpio_direction_output(GPIO_GP_11_12, 1); /* power on */ |
||||
|
||||
|
||||
ret = sh_sdhi_init(CONFIG_SYS_SH_SDHI0_BASE, 0, |
||||
SH_SDHI_QUIRK_16BIT_BUF); |
||||
|
||||
if (ret) |
||||
return ret; |
||||
#endif |
||||
return ret; |
||||
} |
||||
|
||||
int dram_init(void) |
||||
{ |
||||
gd->bd->bi_dram[0].start = CONFIG_SYS_SDRAM_BASE; |
||||
gd->ram_size = CONFIG_SYS_SDRAM_SIZE; |
||||
|
||||
return 0; |
||||
} |
||||
|
||||
const struct rmobile_sysinfo sysinfo = { |
||||
CONFIG_RMOBILE_BOARD_STRING |
||||
}; |
||||
|
||||
void reset_cpu(ulong addr) |
||||
{ |
||||
} |
||||
|
||||
static const struct sh_serial_platdata serial_platdata = { |
||||
.base = SCIF0_BASE, |
||||
.type = PORT_SCIF, |
||||
.clk = 14745600, |
||||
.clk_mode = EXT_CLK, |
||||
}; |
||||
|
||||
U_BOOT_DEVICE(blanche_serials) = { |
||||
.name = "serial_sh", |
||||
.platdata = &serial_platdata, |
||||
}; |
File diff suppressed because it is too large
Load Diff
@ -0,0 +1,12 @@ |
||||
/*
|
||||
* Copyright (C) 2016 Renesas Electronics Corporation |
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0 |
||||
*/ |
||||
|
||||
#ifndef __QOS_H__ |
||||
#define __QOS_H__ |
||||
|
||||
void qos_init(void); |
||||
|
||||
#endif |
@ -0,0 +1,15 @@ |
||||
if TARGET_SALVATOR_X |
||||
|
||||
config SYS_SOC |
||||
default "rmobile" |
||||
|
||||
config SYS_BOARD |
||||
default "salvator-x" |
||||
|
||||
config SYS_VENDOR |
||||
default "renesas" |
||||
|
||||
config SYS_CONFIG_NAME |
||||
default "salvator-x" |
||||
|
||||
endif |
@ -0,0 +1,6 @@ |
||||
SALVATOR_X BOARD |
||||
M: Nobuhiro Iwamatsu <iwamatsu@nigauri.org> |
||||
S: Maintained |
||||
F: board/renesas/salvator-x/ |
||||
F: include/configs/salvator-x.h |
||||
F: configs/salvator-x_defconfig |
@ -0,0 +1,9 @@ |
||||
#
|
||||
# board/renesas/salvator-x/Makefile
|
||||
#
|
||||
# Copyright (C) 2015 Renesas Electronics Corporation
|
||||
#
|
||||
# SPDX-License-Identifier: GPL-2.0+
|
||||
#
|
||||
|
||||
obj-y := salvator-x.o ../rcar-common/common.o
|
@ -0,0 +1,120 @@ |
||||
/*
|
||||
* board/renesas/salvator-x/salvator-x.c |
||||
* This file is Salvator-X board support. |
||||
* |
||||
* Copyright (C) 2015 Renesas Electronics Corporation |
||||
* Copyright (C) 2015 Nobuhiro Iwamatsu <iwamatsu@nigauri.org> |
||||
* |
||||
* SPDX-License-Identifier: GPL-2.0+ |
||||
*/ |
||||
|
||||
#include <common.h> |
||||
#include <malloc.h> |
||||
#include <netdev.h> |
||||
#include <dm.h> |
||||
#include <dm/platform_data/serial_sh.h> |
||||
#include <asm/processor.h> |
||||
#include <asm/mach-types.h> |
||||
#include <asm/io.h> |
||||
#include <asm/errno.h> |
||||
#include <asm/arch/sys_proto.h> |
||||
#include <asm/gpio.h> |
||||
#include <asm/arch/gpio.h> |
||||
#include <asm/arch/rmobile.h> |
||||
#include <asm/arch/rcar-mstp.h> |
||||
#include <i2c.h> |
||||
#include <mmc.h> |
||||
|
||||
DECLARE_GLOBAL_DATA_PTR; |
||||
|
||||
#define CPGWPCR 0xE6150904 |
||||
#define CPGWPR 0xE615090C |
||||
|
||||
#define CLK2MHZ(clk) (clk / 1000 / 1000) |
||||
void s_init(void) |
||||
{ |
||||
struct rcar_rwdt *rwdt = (struct rcar_rwdt *)RWDT_BASE; |
||||
struct rcar_swdt *swdt = (struct rcar_swdt *)SWDT_BASE; |
||||
|
||||
/* Watchdog init */ |
||||
writel(0xA5A5A500, &rwdt->rwtcsra); |
||||
writel(0xA5A5A500, &swdt->swtcsra); |
||||
|
||||
writel(0xA5A50000, CPGWPCR); |
||||
writel(0xFFFFFFFF, CPGWPR); |
||||
} |
||||
|
||||
#define GSX_MSTP112 (1 << 12) /* 3DG */ |
||||
#define TMU0_MSTP125 (1 << 25) /* secure */ |
||||
#define TMU1_MSTP124 (1 << 24) /* non-secure */ |
||||
#define SCIF2_MSTP310 (1 << 10) /* SCIF2 */ |
||||
|
||||
int board_early_init_f(void) |
||||
{ |
||||
/* TMU0,1 */ /* which use ? */ |
||||
mstp_clrbits_le32(MSTPSR1, SMSTPCR1, TMU0_MSTP125 | TMU1_MSTP124); |
||||
/* SCIF2 */ |
||||
mstp_clrbits_le32(MSTPSR3, SMSTPCR3, SCIF2_MSTP310); |
||||
|
||||
return 0; |
||||
} |
||||
|
||||
/* SYSC */ |
||||
/* R/- 32 Power status register 2(3DG) */ |
||||
#define SYSC_PWRSR2 0xE6180100 |
||||
/* -/W 32 Power resume control register 2 (3DG) */ |
||||
#define SYSC_PWRONCR2 0xE618010C |
||||
|
||||
DECLARE_GLOBAL_DATA_PTR; |
||||
int board_init(void) |
||||
{ |
||||
/* adress of boot parameters */ |
||||
gd->bd->bi_boot_params = CONFIG_SYS_TEXT_BASE + 0x50000; |
||||
|
||||
/* Init PFC controller */ |
||||
r8a7795_pinmux_init(); |
||||
|
||||
/* GSX: force power and clock supply */ |
||||
writel(0x0000001F, SYSC_PWRONCR2); |
||||
while (readl(SYSC_PWRSR2) != 0x000003E0) |
||||
mdelay(20); |
||||
|
||||
mstp_clrbits_le32(MSTPSR1, SMSTPCR1, GSX_MSTP112); |
||||
|
||||
return 0; |
||||
} |
||||
|
||||
int dram_init(void) |
||||
{ |
||||
gd->ram_size = CONFIG_SYS_SDRAM_SIZE; |
||||
|
||||
return 0; |
||||
} |
||||
|
||||
const struct rmobile_sysinfo sysinfo = { |
||||
CONFIG_RCAR_BOARD_STRING |
||||
}; |
||||
|
||||
#define RST_BASE 0xE6160000 |
||||
#define RST_CA57RESCNT (RST_BASE + 0x40) |
||||
#define RST_CA53RESCNT (RST_BASE + 0x44) |
||||
#define RST_RSTOUTCR (RST_BASE + 0x58) |
||||
#define RST_CODE 0xA5A5000F |
||||
|
||||
void reset_cpu(ulong addr) |
||||
{ |
||||
/* only CA57 ? */ |
||||
writel(RST_CODE, RST_CA57RESCNT); |
||||
} |
||||
|
||||
static const struct sh_serial_platdata serial_platdata = { |
||||
.base = SCIF2_BASE, |
||||
.type = PORT_SCIF, |
||||
.clk = 14745600, /* 0xE10000 */ |
||||
.clk_mode = EXT_CLK, |
||||
}; |
||||
|
||||
U_BOOT_DEVICE(salvator_x_scif2) = { |
||||
.name = "serial_sh", |
||||
.platdata = &serial_platdata, |
||||
}; |
@ -0,0 +1,22 @@ |
||||
CONFIG_ARM=y |
||||
CONFIG_ARCH_RMOBILE=y |
||||
CONFIG_SYS_MALLOC_F_LEN=0x2000 |
||||
CONFIG_TARGET_BLANCHE=y |
||||
CONFIG_BOOTSTAGE_USER_COUNT=0x20 |
||||
CONFIG_BOOTSTAGE_STASH_ADDR=0x0 |
||||
CONFIG_BOOTSTAGE_STASH_SIZE=0x4096 |
||||
CONFIG_CMD_BOOTZ=y |
||||
# CONFIG_CMD_IMI is not set |
||||
# CONFIG_CMD_IMLS is not set |
||||
# CONFIG_CMD_XIMG is not set |
||||
CONFIG_CMD_MMC=y |
||||
CONFIG_CMD_DHCP=y |
||||
CONFIG_CMD_MII=y |
||||
CONFIG_CMD_PING=y |
||||
CONFIG_CMD_EXT2=y |
||||
CONFIG_CMD_EXT4=y |
||||
CONFIG_CMD_EXT4_WRITE=y |
||||
CONFIG_CMD_FAT=y |
||||
CONFIG_SPI_FLASH=y |
||||
CONFIG_SPI_FLASH_BAR=y |
||||
CONFIG_SPI_FLASH_SPANSION=y |
@ -1,37 +1,28 @@ |
||||
CONFIG_ARM=y |
||||
CONFIG_RMOBILE=y |
||||
CONFIG_ARCH_RMOBILE=y |
||||
CONFIG_SYS_MALLOC_F_LEN=0x2000 |
||||
CONFIG_TARGET_PORTER=y |
||||
CONFIG_BOOTDELAY=3 |
||||
# CONFIG_CMD_BDI is not set |
||||
# CONFIG_CMD_CONSOLE is not set |
||||
# CONFIG_CMD_BOOTD is not set |
||||
CONFIG_BOOTSTAGE_USER_COUNT=0x20 |
||||
CONFIG_BOOTSTAGE_STASH_ADDR=0x0 |
||||
CONFIG_BOOTSTAGE_STASH_SIZE=0x4096 |
||||
CONFIG_CMD_BOOTZ=y |
||||
# CONFIG_CMD_IMI is not set |
||||
# CONFIG_CMD_IMLS is not set |
||||
# CONFIG_CMD_XIMG is not set |
||||
# CONFIG_CMD_ENV_EXISTS is not set |
||||
# CONFIG_CMD_LOADB is not set |
||||
# CONFIG_CMD_FLASH is not set |
||||
CONFIG_CMD_MMC=y |
||||
CONFIG_CMD_SF=y |
||||
CONFIG_CMD_SPI=y |
||||
CONFIG_CMD_I2C=y |
||||
CONFIG_CMD_USB=y |
||||
# CONFIG_CMD_FPGA is not set |
||||
# CONFIG_CMD_ECHO is not set |
||||
# CONFIG_CMD_ITEST is not set |
||||
# CONFIG_CMD_SOURCE is not set |
||||
# CONFIG_CMD_SETEXPR is not set |
||||
CONFIG_CMD_DHCP=y |
||||
CONFIG_CMD_MII=y |
||||
CONFIG_CMD_PING=y |
||||
# CONFIG_CMD_MISC is not set |
||||
CONFIG_CMD_EXT2=y |
||||
CONFIG_CMD_EXT4=y |
||||
CONFIG_CMD_EXT4_WRITE=y |
||||
CONFIG_CMD_FAT=y |
||||
CONFIG_SH_SDHI=y |
||||
CONFIG_SPI_FLASH=y |
||||
CONFIG_SPI_FLASH_BAR=y |
||||
CONFIG_SPI_FLASH_SPANSION=y |
||||
CONFIG_OF_LIBFDT=y |
||||
# CONFIG_EFI_LOADER is not set |
||||
|
@ -0,0 +1,12 @@ |
||||
CONFIG_ARM=y |
||||
CONFIG_ARCH_RMOBILE=y |
||||
CONFIG_SYS_MALLOC_F_LEN=0x2000 |
||||
CONFIG_RCAR_GEN3=y |
||||
CONFIG_TARGET_SALVATOR_X=y |
||||
CONFIG_BOOTSTAGE_USER_COUNT=0x20 |
||||
CONFIG_BOOTSTAGE_STASH_ADDR=0x0 |
||||
CONFIG_BOOTSTAGE_STASH_SIZE=0x4096 |
||||
CONFIG_CMD_BOOTZ=y |
||||
# CONFIG_CMD_IMI is not set |
||||
# CONFIG_CMD_IMLS is not set |
||||
# CONFIG_CMD_XIMG is not set |
Some files were not shown because too many files have changed in this diff Show More
Loading…
Reference in new issue