Convert altera timer to driver model. Signed-off-by: Thomas Chou <thomas@wytron.com.tw> Acked-by: Chin Liang See <clsee@altera.com>master
parent
8f41b8785b
commit
a54915d8a1
@ -1,65 +0,0 @@ |
|||||||
/*
|
|
||||||
* (C) Copyright 2000-2002 |
|
||||||
* Wolfgang Denk, DENX Software Engineering, wd@denx.de. |
|
||||||
* |
|
||||||
* (C) Copyright 2004, Psyent Corporation <www.psyent.com> |
|
||||||
* Scott McNutt <smcnutt@psyent.com> |
|
||||||
* |
|
||||||
* SPDX-License-Identifier: GPL-2.0+ |
|
||||||
*/ |
|
||||||
|
|
||||||
#include <common.h> |
|
||||||
#include <asm/nios2.h> |
|
||||||
#include <asm/types.h> |
|
||||||
#include <asm/io.h> |
|
||||||
|
|
||||||
struct nios_timer { |
|
||||||
u32 status; /* Timer status reg */ |
|
||||||
u32 control; /* Timer control reg */ |
|
||||||
u32 periodl; /* Timeout period low */ |
|
||||||
u32 periodh; /* Timeout period high */ |
|
||||||
u32 snapl; /* Snapshot low */ |
|
||||||
u32 snaph; /* Snapshot high */ |
|
||||||
}; |
|
||||||
|
|
||||||
/* status register */ |
|
||||||
#define NIOS_TIMER_TO (1 << 0) /* Timeout */ |
|
||||||
#define NIOS_TIMER_RUN (1 << 1) /* Timer running */ |
|
||||||
|
|
||||||
/* control register */ |
|
||||||
#define NIOS_TIMER_ITO (1 << 0) /* Timeout interrupt enable */ |
|
||||||
#define NIOS_TIMER_CONT (1 << 1) /* Continuous mode */ |
|
||||||
#define NIOS_TIMER_START (1 << 2) /* Start timer */ |
|
||||||
#define NIOS_TIMER_STOP (1 << 3) /* Stop timer */ |
|
||||||
|
|
||||||
/*************************************************************************/ |
|
||||||
unsigned long notrace timer_read_counter(void) |
|
||||||
{ |
|
||||||
struct nios_timer *tmr = (struct nios_timer *)CONFIG_SYS_TIMER_BASE; |
|
||||||
u32 val; |
|
||||||
|
|
||||||
/* Trigger update */ |
|
||||||
writel(0x0, &tmr->snapl); |
|
||||||
|
|
||||||
/* Read timer value */ |
|
||||||
val = readl(&tmr->snapl) & 0xffff; |
|
||||||
val |= (readl(&tmr->snaph) & 0xffff) << 16; |
|
||||||
|
|
||||||
return ~val; |
|
||||||
} |
|
||||||
|
|
||||||
int timer_init(void) |
|
||||||
{ |
|
||||||
struct nios_timer *tmr = (struct nios_timer *)CONFIG_SYS_TIMER_BASE; |
|
||||||
|
|
||||||
writel(0, &tmr->status); |
|
||||||
writel(0, &tmr->control); |
|
||||||
writel(NIOS_TIMER_STOP, &tmr->control); |
|
||||||
|
|
||||||
writel(0xffff, &tmr->periodl); |
|
||||||
writel(0xffff, &tmr->periodh); |
|
||||||
|
|
||||||
writel(NIOS_TIMER_CONT | NIOS_TIMER_START, &tmr->control); |
|
||||||
|
|
||||||
return 0; |
|
||||||
} |
|
@ -0,0 +1,19 @@ |
|||||||
|
Altera Timer |
||||||
|
|
||||||
|
Required properties: |
||||||
|
|
||||||
|
- compatible : should be "altr,timer-1.0" |
||||||
|
- reg : Specifies base physical address and size of the registers. |
||||||
|
- interrupt-parent: phandle of the interrupt controller |
||||||
|
- interrupts : Should contain the timer interrupt number |
||||||
|
- clock-frequency : The frequency of the clock that drives the counter, in Hz. |
||||||
|
|
||||||
|
Example: |
||||||
|
|
||||||
|
timer { |
||||||
|
compatible = "altr,timer-1.0"; |
||||||
|
reg = <0x00400000 0x00000020>; |
||||||
|
interrupt-parent = <&cpu>; |
||||||
|
interrupts = <11>; |
||||||
|
clock-frequency = <125000000>; |
||||||
|
}; |
@ -0,0 +1,104 @@ |
|||||||
|
/*
|
||||||
|
* (C) Copyright 2000-2002 |
||||||
|
* Wolfgang Denk, DENX Software Engineering, wd@denx.de. |
||||||
|
* |
||||||
|
* (C) Copyright 2004, Psyent Corporation <www.psyent.com> |
||||||
|
* Scott McNutt <smcnutt@psyent.com> |
||||||
|
* |
||||||
|
* SPDX-License-Identifier: GPL-2.0+ |
||||||
|
*/ |
||||||
|
|
||||||
|
#include <common.h> |
||||||
|
#include <dm.h> |
||||||
|
#include <errno.h> |
||||||
|
#include <timer.h> |
||||||
|
#include <asm/io.h> |
||||||
|
|
||||||
|
DECLARE_GLOBAL_DATA_PTR; |
||||||
|
|
||||||
|
struct altera_timer_regs { |
||||||
|
u32 status; /* Timer status reg */ |
||||||
|
u32 control; /* Timer control reg */ |
||||||
|
u32 periodl; /* Timeout period low */ |
||||||
|
u32 periodh; /* Timeout period high */ |
||||||
|
u32 snapl; /* Snapshot low */ |
||||||
|
u32 snaph; /* Snapshot high */ |
||||||
|
}; |
||||||
|
|
||||||
|
struct altera_timer_platdata { |
||||||
|
struct altera_timer_regs *regs; |
||||||
|
unsigned long clock_rate; |
||||||
|
}; |
||||||
|
|
||||||
|
/* control register */ |
||||||
|
#define ALTERA_TIMER_CONT (1 << 1) /* Continuous mode */ |
||||||
|
#define ALTERA_TIMER_START (1 << 2) /* Start timer */ |
||||||
|
#define ALTERA_TIMER_STOP (1 << 3) /* Stop timer */ |
||||||
|
|
||||||
|
static int altera_timer_get_count(struct udevice *dev, unsigned long *count) |
||||||
|
{ |
||||||
|
struct altera_timer_platdata *plat = dev->platdata; |
||||||
|
struct altera_timer_regs *const regs = plat->regs; |
||||||
|
u32 val; |
||||||
|
|
||||||
|
/* Trigger update */ |
||||||
|
writel(0x0, ®s->snapl); |
||||||
|
|
||||||
|
/* Read timer value */ |
||||||
|
val = readl(®s->snapl) & 0xffff; |
||||||
|
val |= (readl(®s->snaph) & 0xffff) << 16; |
||||||
|
*count = ~val; |
||||||
|
|
||||||
|
return 0; |
||||||
|
} |
||||||
|
|
||||||
|
static int altera_timer_probe(struct udevice *dev) |
||||||
|
{ |
||||||
|
struct timer_dev_priv *uc_priv = dev_get_uclass_priv(dev); |
||||||
|
struct altera_timer_platdata *plat = dev->platdata; |
||||||
|
struct altera_timer_regs *const regs = plat->regs; |
||||||
|
|
||||||
|
uc_priv->clock_rate = plat->clock_rate; |
||||||
|
|
||||||
|
writel(0, ®s->status); |
||||||
|
writel(0, ®s->control); |
||||||
|
writel(ALTERA_TIMER_STOP, ®s->control); |
||||||
|
|
||||||
|
writel(0xffff, ®s->periodl); |
||||||
|
writel(0xffff, ®s->periodh); |
||||||
|
writel(ALTERA_TIMER_CONT | ALTERA_TIMER_START, ®s->control); |
||||||
|
|
||||||
|
return 0; |
||||||
|
} |
||||||
|
|
||||||
|
static int altera_timer_ofdata_to_platdata(struct udevice *dev) |
||||||
|
{ |
||||||
|
struct altera_timer_platdata *plat = dev_get_platdata(dev); |
||||||
|
|
||||||
|
plat->regs = ioremap(dev_get_addr(dev), |
||||||
|
sizeof(struct altera_timer_regs)); |
||||||
|
plat->clock_rate = fdtdec_get_int(gd->fdt_blob, dev->of_offset, |
||||||
|
"clock-frequency", 0); |
||||||
|
|
||||||
|
return 0; |
||||||
|
} |
||||||
|
|
||||||
|
static const struct timer_ops altera_timer_ops = { |
||||||
|
.get_count = altera_timer_get_count, |
||||||
|
}; |
||||||
|
|
||||||
|
static const struct udevice_id altera_timer_ids[] = { |
||||||
|
{ .compatible = "altr,timer-1.0", }, |
||||||
|
{ } |
||||||
|
}; |
||||||
|
|
||||||
|
U_BOOT_DRIVER(altera_timer) = { |
||||||
|
.name = "altera_timer", |
||||||
|
.id = UCLASS_TIMER, |
||||||
|
.of_match = altera_timer_ids, |
||||||
|
.ofdata_to_platdata = altera_timer_ofdata_to_platdata, |
||||||
|
.platdata_auto_alloc_size = sizeof(struct altera_timer_platdata), |
||||||
|
.probe = altera_timer_probe, |
||||||
|
.ops = &altera_timer_ops, |
||||||
|
.flags = DM_FLAG_PRE_RELOC, |
||||||
|
}; |
Loading…
Reference in new issue